une réinitialisation de synchronisation sur la broche de réinitialisation asynchrone

[Vivek]

salut
Comment pouvons-nous donner un reset synchrone à l'épingle de réinitialisation asynchrone d'une bascule?
Comment le VHDL ou Verilog code pour un reset synchrone flip flop réalisé en matériel?

 

[football]

1) Vous pouvez connecter le réinitialiser SYN avec l'épingle de réinitialisation asynchrone d'une bascule directement.
2) tout HDL peut le faire.

 

[Vivek]

salut
Permettez-moi de la requête la plus claire ..
J'ai la bascule avec la goupille de réinitialisation asynchrone.le signal de réinitialisation est également asynchrnous.Dans ce cas, comment puis-je faire un reset synchrone à la bascule.

un sens, elle peut travailler est de donner la réinitialisation que l'entrée d'un autre flop et donner à la sortie de ce flop à la broche de remise à zéro.Est-ce une bonne méthode ou est-il un autre meilleur moyen?merci d'avance

 

[cheelgo]

Je pense que Vivek a raison, en général, on utilisera toujours verrouillé réinitialisé à résoudre les pb de réinitialisation asynchrone.

 

[claint]

utiliser deux PBIP-flops pour éviter la production de méta-problem.then la stabilité à la broche Reset asyn de dest flip-flops.

 

[Prasanna Kumar]

Je doute qu'il y existe deux types de broches de réinitialisation, asynchrone et synchronisation sont les logiques internes de la bascule où il agit, le système a un seul reset pin et la fonctionnalité mai être asyn ou SYN et aussi bien que la bascule.

Purifie-moi s'il vous plaît si wron IAM.

observe

 

[power-TWQ]

Oui, vous pouvez donner un reset synchrone à la broche de remise à zéro asynchrone d'une bascule.

dans la réalisation matérielle.si D est la saisie des données des forces de facto, les D_IN données doivent être entrée à dff

sans remise à zéro synchrone, puis lorsque vous utilisez reset synchrone,

le résultat est logique D <= D_IN & SYNC_RST_N (logique bas actif)

Vivek a écrit:

salut

Comment pouvons-nous donner un reset synchrone à l'épingle de réinitialisation asynchrone d'une bascule?

Comment le VHDL ou Verilog code pour un reset synchrone flip flop réalisé en matériel?