[urgent] problème de l'annotation de fichiers SDF

[pete_lu]

Chers tous les gars:
Je suis en train de faire maintenant après simulaiton et de rencontrer un problème avec les SDF.
Compilation a été adoptée, et lorsque la simulation, des rapports "VCS runtime erreur interne".
En fait, il ya beaucoup de SDF Erreurs lors de la compilation.Tels que:
1.Annotation IOPATH pas activé pour le module xxx
2.Annotation TIMINGCHECK pas activé pour le module xxx
3.Retard négatif ignoré et remplacé par 0.
4.Vous ne trouvez pas le moment de vérifier.
5.Scaled retard est hors de portée,
en fixant à 1.
6.Entrée dans le port xxx IOPATH pas trouvé
...

La plupart des erreurs sont causées par les modèles de simulation et je pense que je peux simplement ignorer ces erreurs.
Et ne répondre à personne le même problème?Comment faire pour résoudre le problème?
================================================== =
Simulatior: VCS
Et il ya des journaux avant la défaillance:
Faire des SDF annotation ......
--- Stack trace suit:
# 0 0x00000 ...
# 1 0x000x ...
...
...
# 24 ...
VCS runtime erreur interne (core dumped)
================================================== =

J'ai un SDF de deviner que les erreurs ne causent pas de problèmes de compilation, mais
lors de la simulation, les erreurs de dépasser l'erreur limitaion du VCS.
En attente de réponses!Merci!

 

[gonewithstone]

en raison de la grande netlist, la cathédrale de simulation ne peut pas larguer toutes les formes d'onde,
de sorte que vous pouvez essayer de larguer une partie de la forme d'onde, alors le problème sera réglé.J'ai rencontré ce même problème.Vous pouvez vous référer au manuel de dollars VCS vpdpluson () à larguer une partie de la forme d'onde.

 

[pete_lu]

Merci pour votre réponse.
En fait, je
n'ai pas de dumping de toute forme d'onde (DPV, vcd, shm, fsdb).Je rencontre le système ou de problème de mémoire virtuelle vcs avant, et je peux vous assurer que ce
n'est pas la cause.
Je pense que le grand nombre de faire des erreurs de compilation VCS corrompus lors de la simulation, mais je ne sais pas comment l'ignorer et faire passer de la simulation.Sinon, je vais trouver la bonne verilog modèles calendrier pour éliminer les erreurs de compilation.