utilisant à la fois structurelles et comportementales des déclarations

R

radhika_n5

Guest
Je dois écrire un code Verilog et du comportement associant états structurels.Mais j'ai besoin d'exécuter ces codes structurels à chaque cycle d'horloge.Puis-je écrire ces statemnets Strustural toujours à l'intérieur du bloc????autrement hw dois-je faire??T ous réponse rapide sera d'un grand secours ...

 
Cud u s'il vous plaît expliquer q ur?un petit exemple est utile moe 2 Comprendre

 

Welcome to EDABoard.com

Sponsor

Back
Top