Utilisation OpenCores I2S maître

[cbr_929rr]

J'essaie d'utiliser la logique du maître I2S OpenCores que le driver de mon
plate-forme d'essai pour produire de test de signaux audio.

Le noyau est venu configuré avec SCK = 2,77 MHz et était (gauche / droite horloge) =
69,44 KHz.

Je voudrais être en mesure de reconfigurer le noyau pour générer SCK = 3.07MHz

et WS = 48 KHz.

J'ai joué un peu avec la variable conf mais n'a pas pu obtenir le ratio je suis
recherchez.

J'ai lu la documentation, mais je ne comprends toujours pas.Une explication
aiderait certainement.

Selon le manuel,
Le taux d'échantillonnage est donnée par bit_rate / (RES * 2)

Si je choisis la fréquence d'échantillonnage à 48 KHz, et la résolution est 20-bits,
le débit serait 1,92 Mbps.

Toutefois, le ratio serait alors calculé comme suit.

Ratio = (wishbone_bus_clock - (RES * sample_rate * 8)) /
(RES * sample_rate * 4)

wishbone_bus_clock = 50 MHz
= fréquence d'échantillonnage de 48 KHz
RES = 20 bits

qui serait alors égal à ~ 22 (10110)
Ce n'est pas de me donner les valeurs de 48kHz pour WS et 3,072 MHz pour
i2s_sck.

Pourriez-vous s'il vous plaît aider?

Merci,
cbr

 

[bansalr]

J'ai testé ce noyau sur FPGA il fonctionne très bien.
La seule chose c'est que je n'ai pas utilisé l'interface os souhaitent.