validation des AES de base

[kzirshan]

Je travaille sur la mise en œuvre de l'AES sur FPGA, j'ai fait c'est de base et le simuler, maintenant, je suis intéressé pour vérifier la validité de mon âme après la mise en œuvre sur FPGA.de bien vouloir me suggérer, que la façon dont je peux vérifier mon rendement de base après l'avoir mis en œuvre en FPGA.en ce qui concerne

kzirshan

 

[pini_1]

J'ai regardé pour le code AES dans le web, trouver un peu de code C et nourris à la fois ma conception et du code C avec les mêmes données et de comparer.

Pini
http://bknpk.no-ip.biz/

 

[staraimm]

Je pense que les performances du noyau dépend de l'horloge maximale utilisée par votre conception.L'horloge maximale peut être calculée par le compilateur.