VCS, NC-Verilog et ModelSim, qui est le meilleur simulateur?

[always@smart]

Salut à tous,

J'ouvre ce sujet pour nous de discuter les 3 simulateur HDL les plus populaires sur le marché. J'espère que tout le monde ici pourrait partager votre opinion.

Personnellement, je préfère VCS, car il est très efficace et il ya beaucoup de fonctionnalités. Mais le coût est cher par rapport aux autres.

Probablement il ya des outils de vérification d'autres qui sont puissants, mais pas populaire, donc s'il vous plaît de les commenter aussi.

en ce qui concerne,

@ toujours à puce.

 

[visualart]

Je sélectionne le NC_verilog.

 

[yuan911]

J'ai également sélectionner le NC_verilog.

 

[intel]

Je vais choisir le meilleur NC_Verilog un simulateur

 

[nanako]

deux nc-Verilog et VCS sont mieux simulateur à la fois au niveau RTL et la porte de ModelSim. en vcs, u got commutateurs de jouer avec alors nc-verilog est avant assez simple à exécuter.

Je prendrais nc-Verilog pour la facilité d'utilisation étant donné que le rendement des deux vcs et nc-verilog n'est pas beaucoup d'une diff.

 

[goodboy_pl]

en VHDL et mixtes cas de simulation vlog, u verrez ModelSim est un peu plus vite que la cadence de contrepartie, mais moi, je préfère l'interface de LDV.

sur vcs: si j'ai entendu dire que c'était le meilleur simulateur, je n'ai pas la moindre idée puisque je ne l'ai pas testé!

BEST!

 

[linuxluo]

Salut, tous les
Quelqu'un peut-il me dire pourquoi Nc est la meilleure vitesse,? performance? facile à utiliser?

 

[ic_design]

NC_verilog est très bonne. Je pense qu'il est très rapide.

 

[DeepIC]

Je me sens gui s vcs "est trop simple, pas aussi puissant que
nc-Verilog.
i sélectionnez nc-Verilog.

 

[z81203]

ms pour le modèle, nc pour la puce.

 

[always@smart]

Salut à tous,

À mon avis, pour la conception de petite taille (moins de 10k) que dans la simulation du code RTL, on ne voyait pas très différent de celui des outils de simulation.

Toutefois, pour la conception large que dans la simulation au niveau porte, NC-Verilog et VCS sont assez rapides pour simuler le résultat, mais Modelsim est assez lent. Il ya une chose bonne en utilisant Modelsim qui est qu'il peut fonctionner mix-HDL, mais je ne m'inquiète pas, car je suis seulement en utilisant Verilog pour la plupart de ma conception.

Cordialement,

always_smart

 

[dll_embed]

Modelsim est le n ° 1 en termes de part de marché. Je suis assez satisfait. Pour simulateur, la vitesse n'est qu'un facteur.

IMHO, la façon dont elle peut nous aider à trouver et résoudre les bugs est la caractéristique la plus importante. Modelsim est très bon à cela. Il fournit facitilities pour vous aider à retrouver la source de 'X'. Et il peut également extraire les informations tirées de votre code source et l'affichage de la structure de votre conception. Et bien plus encore.

Puis les gars sélectionner la fonction VCS ou partager NC similaires à ce sujet? Je suppose que cela serait plus utile.

 

[boor]

Je pense que NC_verilog vaut mieux, de l'utiliser avec Debussy est le meilleur. <img src=images/smilies/icon_wink.gif border=0 alt="" title="Clin d'œil" class=inlineimg />

 

[davidyu]

Je pense que les deux VCS et NC-verilog/verilog-xl sont bonnes. Ces outils peuvent traiter correctement verilog simulation, j'avais rencontré que certaines phrases peuvent passer avec ModelSim, échouer avec Verilog-XL. qui ont peine quelques bugs.

 

[Beetroots]

Je suis un gars (la plupart du temps) VHDL. J'utilise NC-VHDL au travail et Modelsim à la maison, et je suis heureux en utilisant soit.

Quand je dois faire des simulations mixte, il est plus facile d'effectuer ces opérations dans Modelsim.

En termes de vitesse de simulation VHDL-NC a l'avantage.

 

[yuan911]

At-nc-Verilog et Verilog-XL être exécuté sur

Redhat 9???

 

[rakko]

verilo-XL est un interprète verilog que nc-Verilog et VCS sont des simulateurs compilé et courir beaucoup plus vite. entre les nc-Verilog et vcs, je prends vcs parce qu'il est tellement plus facile de travailler avec et a intégré forme d'onde / environnement d'analyse (virsim) ce qui rend le débogage d'un plaisir.

 

[cawan]

J'utilise ModelSim la plupart du temps. Mais j'ai réalisé que le goulot d'étranglement de ModelSim atteint lorsque l'horloge système soulevé jusqu'à 50MHz de la conception. Je suis à la recherche de vcs pour ma solution.

 

[zouwanghui]

Je pense que
pour la simulation RTL, ModelSim est le meilleur.
mais pour la simulation porte levier, NC_verilog est un meilleur choix.

 

[pookey]

Je suis tenter NC-Verilog 5,0 et 7,01 VCS
VCS est rapide alors NC-Verilog 10% (simulation RTL)
VCS est rapide alors NC-Verilog 8% (simulation Gate 100K nombre de portes)
mais si vous utilisez l'interface graphique, je ne suis pas en utilisant NC-Verilog ou VCS, je sélectionne Debussy.