Vdsat> et Ve (SAT)

[jamesbond939]

Il s'agit d'une question fondamentale.

De la-loi modèle carré:
Vdsat = Vgs - Ve

Si Ve d'une augmentation de processus, nous aurons besoin de plus Vgs pour mettre l'appareil sur la droite?En d'autres termes l'Vdsat resteront les mêmes pour les différents Ve?

Pourquoi disons-nous que lorsque Ve d'une augmentation de processus, la hauteur diminue?

 

[erikl]

jamesbond939 a écrit:

Vdsat = Vgs - Ve

 

[ankitgarg0312]

nous utilisons mosfets en configuration diode beaucoup de temps pour générer des biais et des sources de courant,,,
ces diodes sont faites par la connexion de vidange et de bornes de grille afin vds Vgs = et le dispositif sera toujours de la saturation pour toujours ...

avec une augmentation de u ve augmentera vgs pour maintenir overdrive pour mosfet,,,
augmentation de la VGS augmentera vds dans des configurations de diodes afin marge de tension pour les autres appareils (M1) diminue ....voir le schéma en pièce jointe

 

[jamesbond939]

Merci pour la réponse.J'ai quelques questions supplémentaires.

Supposons que mon dessin ne contient pas connecté structures de diodes.
Supposons également qu'il n'ya pas de réduction de la tension d'alimentation.

Je ne suis qu'un simple miroir de courant à l'aide et le balancement de haute miroir de courant cascode.Est-ce que l'augmentation de la Ve réduit la marge de tension pour mon projet.

Je sais que le miroir de courant cascode pourrait avoir ce problème, car il a besoin 2VDsat Ve afin que les deux du transistor à la saturation.Mais bat cascode courant miroir secondaire, j'ai seulement besoin 2VDsat pour s'assurer que les transistors est en saturation.

Est-ce à dire que pour la conception de miroir de courant, nous avons seulement besoin de s'inquiéter marge de tension lorsque l'augmentation de la structure cascode Ve?

Y at-il d'autres structures autres que miroir de courant cascode et connecté en diode dans la conception analogique qui ont le problème avec une marge de tension lorsque l'augmentation Ve?