Ve problème en cadence

[Karthikeya]

Salut
à 0.018 processus u lorsque je diminué de L NMOS de 0.54u de 0.18u du Ve a augmenté de 100 mV env ... je ne comprends pas pourquoi???Je pensais que la tendance shud être dans l'autre sens ...
hlp plz

 

[dog1357]

0.018 processus u?Est-il 0.18u?

pour AMIS0.5u, si augmentation de U L, Vt sera augmenté pour les deux PMOS et NMOS, u faut peut-être pour savoir ce que votre processus définit.

 

[Karthikeya]

Comment puis-je chk THT en cadence

thnkz

 

[dumbfrog]

essayer de balayer la Ve vs L

 

[IC_Lee]

u peut trouver le Ve exact dans votre fichier de modèle.