Verilog-A problème de capacité du nœud

[unluerdincer]

Salut, je suis l'aide de Verilog-A pour générer un terminal de trois (3 nœuds) passer en cadence. Mon Verilog-A fichier génère les caractéristiques correctes IV que j'attends, mais lorsque je tente de simuler le fan-out (DE) d'un dispositif, j'ai réalisé que Cadence ne capture pas défini la valeur de capacité de grille en Verilog-A. Afin de saisir la différence entre un retard FO4 et FO16, j'ai besoin d'ajouter la capacité noeud à mon modèle Verilog-A. J'ai essayé de le définir comme un paramètre, mais n'a pas pu le faire fonctionner dans Cadence. Avez-vous des suggestions sur comment je pourrais définir mon capacité de grille en Verilog, de sorte que Cadence peut capturer les fan-out? Merci

 

[pavel_adameyko]

Bonjour, unluerdincer Avez-vous essayé de faire qch comme je l'ai (net1, net2)

 

[unluerdincer]

Bonjour pavel_adameyko, je me sers de consulter des tableaux de définir mes caractéristiques IV, donc je n'ai pas "C" dans mes équations. J'ai essayé de définir cgs comme ça (* desc = "capacité grille-source", unités = "F" *) cgs réel, mais ne pouvait pas faire le simulateur de Cadence pour le reconnaître. Je ne sais pas de toute autre manière de définir la capacité de grille. Avez-vous des suggestions? Merci Dincer

<span style="color: grey;"><span style="font-size: 10px">---------- Message ajouté à 09h07 ---------- Le post précédent a été, à 08:53 --- -------</span></span>
Bonjour pavel_adameyko, je me sers de consulter des tableaux de définir mes caractéristiques IV, donc je n'ai pas "C" dans mes équations. J'ai essayé de définir cgs comme ça (* desc = "capacité grille-source", unités = "F" *) cgs réel, mais ne pouvait pas faire le simulateur de Cadence pour le reconnaître. Je ne sais pas de toute autre manière de définir la capacité de grille. Avez-vous des suggestions? Merci Dincer