Verilog compteur binaire

[forceface]

Je travaille actuellement sur un module Verilog qui a un compteur binaire et je ne suis pas sûr de ce que ce compteur binaire est fait. Le compteur binaire a 3 entrées (activer l'horloge, reset synchrone et une horloge interne) et un 32 bits en sortie. Je vais avoir la sortie aller à un écran LED, où il montre la sortie du compteur en hexadécimal. Dans mon esprit, c'est la façon dont je le vois travailler, chacun permettant horloge passe au niveau haut du compteur binaire commence à compter jusqu'à ce qu'il arrive à certaine valeur, puis réinitialise et recommence à compter. Puis il affiche le nombre de fois qu'il arrive à cette valeur. Quelqu'un peut-il confirmer que j'ai raison et si je le droit chemin. Merci.

 

[permute]

aucune idée. regarder les HDL. J'aurais pensé: si réinitialisation se produit et un front montant d'horloge: comptage est mis à 0 si permettra d'horloge et un front de montée de l'horloge: incréments de compter si front montant d'horloge sans horloge permettent: compte ne changent pas. le HDL doit faire de la logique évidente.

 

[shanmugaveld]

Permettent d'horloge est utilisé pour permettre à l'horloge interne. Si l'option Activer l'horloge n'est pas là, l'horloge ne sera pas généré et il ne sera pas n'importe quelle opération. Ususlaly pour le compteur binaire simple qu'ils utiliseront permettent comptoir et il fonctionnera comme «permuter», explique-dessus. Le compteur reviendra à zéro une fois qu'il atteint la valeur maximale 2 ^ 32 - 1.