Verrous et tongs

V

vlsitechnology

Guest
Dans quelle partie de la conception que nous utilisons seulement les verrous, mais pas des tongs et pourquoi? Qu'advient-il si nous utilisons les verrous au lieu de tongs dans un design ... Glitches problème, ou un problème d'analyse ou de problème de retard?
 
Si nous utilisons Loquet Glitches problème se produit .. Parce que Latch est sensible aux parasites sur Activer le code PIN, alors que la bascule est à l'abri de pépins.
 
Dans le cadre d'horloge sensible de votre design, vous devez utiliser à la place de bascule du verrou. Et tout dépend de votre style de conception et de l'algorithme.
 
Une autre est que, Loquet est déclenchée au niveau périphérique tout bascule est déclenché par front, si l'utilisation de u verrouillé au lieu de bascule alors u obtiendra beaucoup de Voilations calendrier
 
Il est tous dépendants de ce que vous voulez à la conception et comment. design avec des verrous est plus complexe (régime non horloge se chevauchent, les questions de DFT, concevoir avec soin des boucles de rétroaction, etc) mais il peut être plus rapide et peut être moins gourmands en énergie. FF sont des énoncés plus simples et la plupart des entreprises préfèrent design FF sur leurs flux. mais il n'ya pas de «bonne» façon de concevoir. J'utilise généralement tongs dans mes dessins, mais avait construit plusieurs circuits qui ont bénéficié de l'aide de verrous. ND. http://asicdigitaldesign.wordpress.com/
 
L'utilisation de verrous: (pts quelques pas de mon côté) Les vannes sont utilisées dans Horloge Gater ckt, que tous connais un opn simple de verrouillage de base est de permettre à chaque broche est on.it permettra aux données ce que jamais présent dans le i / p. principalement pour tenir d previos données si Activer le code PIN est activée. Une place plus imp utilisant des verrous sont: Dans DFT, au cours BTWN test biais d'horloge rincer deux flops travaillent dans deux domains.due horloge differnt à la prop. délai d'o / p d'un flop domaine d'horloge pour i / p de domaine à un autre flop horloge causera une perte de données et l'inadéquation des .... en ce moment, nous permettra de surmonter cette pbm en utilisant Lock-up verrous.
 
La bonne pratique, je pense que c'est: flip-flop + logique évitant Loquet
 
C'est une bonne règle de base pour votre conception générale et pour aller en douceur dans votre flux et de réaliser une conception fiable ASAP. MAIS il est de mon opinion personnelle que si vous vous considérez comme un bon designer, vous devez apprendre à concevoir avec des verrous ainsi. Il ya des moments parce que de la puissance / temps de latence / etc. questions que vous souhaitez utiliser les verrous, au lieu de flops. Dans ces cas, tu dois être prêt et savoir ce que «sales monstres diaboliques» vous attendent derrière le coin lorsque vous utilisez les verrous. Un bon concepteur doit savoir verrou conception basée. juste mes deux cents, ND. http://asicdigitaldesign.wordpress.com/
 

Welcome to EDABoard.com

Sponsor

Back
Top