VHDL aider!

[ESN]

Salut à tous,

J'ai besoin d'aide avec l'opérateur VHDL '&'.Dans certains documents, il a été classé au niveau du bit ET opérateur, mais dans d'autres il s'agit d'un opérateur de concaténation.Actif-Aide en ligne, la première page dit qu'il est la concaténation et sur la page suivante c'est au niveau du bit ET.J'ai vraiment besoin d'aide.Merci.

Nge

 

[air]

& Là le signe de concaténation sans aucun doute

 

[chaitu2k]

& - Concatination

et - au niveau du bit et l'exploitation

un livre VHDL dira u cette

 

[ikru26]

L'opérateur & est un opérateur intégré en VHDL qui effectue la concaténation de bit_vectors.Par exemple, avec les déclarations suivantes:

signal d'un: bit_vector (1 à 4);

b signal: bit_vector (1 à

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Frais" border="0" />

;La déclaration suivante serait de connecter un à la moitié droite de b et de faire la moitié gauche de la constante b '0 '.

b <= "0000" et a;

L'& ajoute le A à la fin de la "0000" pour produire un résultat qui contient 8 bits.

Opérateur: &

L'opérateur de concaténation.Chaque opérande doit être soit un type d'élément ou d'un tableau de dimension type-1.Le résultat est un tableau dimensions de type-1.

claires ur espérons maintenant

 

[adaptation]

C'est un opérateur de concaténation en VHDL.
En Verilog fonctionne comme un bit à bit et les opérateurs.

 

[amir81]

"&" Est seulement pour la concaténation.Voir norme IEEE de VHDL pour plus d'informations
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe