E
electronics_sky
Guest
Salut là-bas,
Je voudrais faire un compteur numérique se compose de 16 bits "std_logic_vector" signal en utilisant VHDL-AMS.Cependant, j'ai constaté que l'opérateur " " et "-" ne prend pas en charge std_logic_vector en VHDL-AMS, soutenue en VHDL.Est-ce que quelqu'un peut m'éclairer sur ce point?
Si possible, je vous souhaite mai std_logic_vector mettre une "simple" code du compteur ici.Merci.
En passant, ce que quelqu'un sait comment convertir "std_logic_vector" en entier / type réel ou vice-versa?J'ai trouvé une façon qui soit: "target_vector <= std_logic_vector (to_unsigned (my_integer))", mais il ne semble pas correcte pendant la simulation.
Thank you very much!
Je voudrais faire un compteur numérique se compose de 16 bits "std_logic_vector" signal en utilisant VHDL-AMS.Cependant, j'ai constaté que l'opérateur " " et "-" ne prend pas en charge std_logic_vector en VHDL-AMS, soutenue en VHDL.Est-ce que quelqu'un peut m'éclairer sur ce point?
Si possible, je vous souhaite mai std_logic_vector mettre une "simple" code du compteur ici.Merci.
En passant, ce que quelqu'un sait comment convertir "std_logic_vector" en entier / type réel ou vice-versa?J'ai trouvé une façon qui soit: "target_vector <= std_logic_vector (to_unsigned (my_integer))", mais il ne semble pas correcte pendant la simulation.
Thank you very much!