VHDL

[JK666]

Salut,

J'ai un question.Who VHDL peut m'aider à résoudre cette question?
Je vous remercie de you.Thank.Pour le code source suivant VHDL, en ce qui concerne les autres lorsque la clause dans la déclaration de cas, répondre aux questions suivantes:
1a.Pour la simulation de ce modèle, est le résultat au_ <= b une opération de la meilleure stratégie?Expliquer?
1b.Pour la synthèse de ce modèle, est le résultat au_ <= b une opération de la meilleure stratégie?Expliquer?IEEE bibliothèque;
IEEE utilisation.std_ logic_ 1164.all;
IEEE utilisation.numeric_ std.tous;

entité est au32
port (
R: En non signé (31 downto 0); - opérande A
b: en unsigned (31 downto 0); - opérande B
opcode: en unsigned (1 downto 0); - Opcode
au_ Résultat: les non signé (31 downto 0) - Résultat de l'unité arithmétique
);
au32 entité finale;

RTL architecture de au32 est
commencer
au32_ proc:
processus (a, b, opcode) est
commencer
opcode cas est
quand "00" = au_ résultat <> = a b;
où "01" = au_ résultat <> = a - b;
où "10"> au_ <= résultat = a 1 ;
où "11" => <= résultat au_ b 1;
quand les autres = au_ résultat <> = a b;
Fin de cas;
processus de bout;
architecture de bout;

 

[masai_mara]

Pour quand les autres cas, vous avez vraiment besoin pas de cession que vous avez représenté l'ensemble des cas possibles en cours de validité pour un peu de signaux deux.il vous suffit de mentionner "null" ou "X" là-bas.ces modèles le matériel correctement et également donner un comportement correct pour la simulation, puisque vous ne voulez réellement plus à faire quand vous n'avez pas une valeur correcte sur votre opcode, à droite.
garder à l'esprit que le comportement de simulation doit correspondre le comportement attendu du matériel, mais dans ce cas "quand" l'habitude d'autres cas se produisent effectivement dans le matériel, donc vous du modèle, il vous donner une indication de l'erreur dans votre forçant les valeurs à l'entrée opcode.

Hope this helps.