R
raghuvlsi
Guest
Hai iam pour essayer d'emploi sur designer vlsi comme plus fraîche.
J'ai complété mon cours sur les outils Cadance
1.Encounter version 6.2
2.STA (Synopsys)
J'ai intresting sur place et à l'itinéraire et le calendrier.
J'ai fait des projets comme les clés USB Wrapper (130nm), PCI Full Chip (180nm).
IAM et familier avec Verilog,
Langage Perl.
if u avez des références s'il vous plaît aidez-moi.
Dernière édition par raghuvlsi le 03 Sep 2007 8:13; édité 1 fois au total
J'ai complété mon cours sur les outils Cadance
1.Encounter version 6.2
2.STA (Synopsys)
J'ai intresting sur place et à l'itinéraire et le calendrier.
J'ai fait des projets comme les clés USB Wrapper (130nm), PCI Full Chip (180nm).
IAM et familier avec Verilog,
Langage Perl.
if u avez des références s'il vous plaît aidez-moi.
Dernière édition par raghuvlsi le 03 Sep 2007 8:13; édité 1 fois au total