Vous cherchez des informations sur les bases de calcul de la moyenne résistant

[manissri]

Salut à tous, je veux le desing 1GS / s 6 bits flash ADC. pour ce j'ai besoin de la méthode de la moyenne résistant à réduire mon DNL. je suis incapable de comprendre comment le réseau résistant connecté entre la sortie du préampli permettra de réduire le dnl. si u ont une thèse / liens / docs pour comprendre les fondamentaux de base de la moyenne résistant. plz aider. en ce qui concerne Manish

 

[Vamsi Mocherla]

S'il vous plaît se référer à l'ouvrage de Rudy van Plassche. Ce livre est écrit dans le forum

 

[maxwellequ]

Vous pouvez consulter: P. Figueiredo et J. Vital, "moyenne technique dans les convertisseurs analogiques-flash-numérique," IEEE TCAS I, vol 51, pp 233-253. Février 2004 Cette référence vise également d'autres déjà présenté des oeuvres théoriques. Moyenne améliore à la fois INL et DNL (DNL l'amélioration est plus grande). Cette amélioration est due au fait que lorsque les résistances sont connectés entre les sorties des préamplis, leurs tensions de décalage deviennent variables aléatoires corrélées. Depuis DNL dépend de la différence entre les tensions de décalage de préamplis consécutifs, il est grandement améliorée. Rgds.

 

[manissri]

si aucune thèse r docs est disponible, envoyez-les moi plz