vs HDL HVL

[kishore111281]

Peut-on expliquer les différences entre les HDL et HVL
Merci à l'avance,

 

[asicganesh]

HDL - Hardware langage de description> -> utilisé pour la conception logique numérique exemple: VHDL, Verilog

HVL -> Matériel de vérification linguistique -> Utilisé pour vérifier que le logique numérique conçu en utilisant un exemple HDL: e, Vera, le système C, système Verilog

 

[srik_naidu]

Salut,
HDL est utilisé pour la conception RTL.
HVL est utilisé pour RTL de vérification (vérification aléatoire).

Merci et salutations,
Sri

 

[Badola]

nous pouvons utiliser HDL comme Verilog pour la vérification aussi .... mais le problème c'est que nous n'avez pas d'options comme des structures en elle ... thts nous préférons HVL pour la vérification .. parce qu'il donne plus de liberté

 

[master_picengineer]

Badola a écrit:

nous pouvons utiliser HDL comme Verilog pour la vérification aussi .... mais le problème c'est que nous n'avez pas d'options comme des structures en elle ... thts nous préférons HVL pour la vérification .. parce qu'il donne plus de liberté