Xilinx erreur génération de base (CORDIC)

[dionysiaque]

Je suis ayant un problème avec la création et l'utilisation d'un noyau générateur de Xilinx, je l'aide du générateur de base.Mon problème est quand je ajouter une base pour mon projet (ce cas un noyau CORDIC) et je tente de mettre en œuvre mon projet, j'obtiens une erreur dans la traduction processus qui est indiqué ci-dessous:
ERREUR: NgdBuild: - logique «bloc U0 604 'de type' wrapped_cordic ne pouvait pas être
résolu.Une faute d'orthographe nom de broche peut provoquer cela, un fichier manquant ou Edif NGC,
ou la faute d'orthographe d'un nom de type.Symbole «wrapped_cordic» n'est pas supporté
dans la cible »spartan3.

Mon code lorsque j'essaie d'utiliser ce code est indiqué ci-dessous:
IEEE bibliothèque;
IEEE.STD_LOGIC_1164.ALL utilisation;
IEEE.STD_LOGIC_ARITH.ALL utilisation;
IEEE.STD_LOGIC_UNSIGNED.ALL utilisation;

---- Décommentez la déclaration suivante si la bibliothèque de l'instanciation
---- Tout primitives Xilinx dans ce code.
Bibliothèque UNISIM;
UNISIM.VComponents.all utilisation;
Bibliothèque XilinxCoreLib;

cordic_test_top entité est
port (
phase_in: IN std_logic_VECTOR (15 downto 0);
x_out: OUT std_logic_VECTOR (15 downto 0);
y_out: OUT std_logic_VECTOR (15 downto 0);
RDY: std_logic OUT;
CLK: IN std_logic);
cordic_test_top fin;

l'architecture du comportement des cordic_test_top est

composante wrapped_cordic
port (
phase_in: IN std_logic_VECTOR (15 downto 0);
x_out: OUT std_logic_VECTOR (15 downto 0);
y_out: OUT std_logic_VECTOR (15 downto 0);
RDY: std_logic OUT;
CLK: IN std_logic);
composante fin;

commencer
U0: wrapped_cordic
Plan du port (
phase_in => phase_in,
x_out => x_out,
y_out => y_out,
RDY => rdy,
clk => CLK);
fin comportement;

Maintenant, le message d'erreur dit qu'il pourrait être une faute d'orthographe nom de broche (je doute que) un fichier manquant ou Edif NGC.Maintenant, je remarque un fichier NGC a été créé lorsque le noyau a été généré et je ne pense pas que je dois explicitement Ajouter à mon dossier.Quelqu'un at-il suggestion sur la manière dont cela peut fonctionner?

 

[devas]

Salut,

Vous devez signaler à la traduire processus où trouver le fichier du MBAC.Lorsque vous utilisez l'interface graphique vous pouvez le faire dans les propriétés du processus de «mise en œuvre» et spécifier le chemin vers le fichier dans le NGC "Traduire Propriétés"> Macro chemin de recherche ".
En batch, vous pouvez utiliser le "SD" switch (-SD <chemin>) dans la traduction d'appel.

Devas

 

[dionysiaque]

hmmm qui ne semble pas fonctionner.J'ai même régénérateur le fichier NGC et nettoyé mon dossier de projet et verfied que la commande de ligne de commande a été ajoutée dans la chaîne de compilation correctement, mais il ne semble pas faire grand-chose.

Je vous remercie pour votre réponse si

 

[Rob B]

Est-ce le «Impossible de trouver le module / primitive" erreur?

Voici quand j'étais en difficulté avec elle de retour dans la nuit des temps:

http://forums.xilinx.com/t5/EDK-and-Platform-Studio/Getting-ISE-CoreGen-NGC-parts-into-XPS/mp/9648

 

[vipinlal]

Juste par écrit les points est venu à mon mind.May être utile.

1) Soit le fichier ou le fichier XCO NGC devrait être ajouté au projet dans la fenêtre de l'Xilinx.
2) Le nom du fichier utilisé dans le module de haut devrait être la même que la file.xco ou nom file.ngc.

A propos de la 2ème point, assurez-vous que le fichier est wrapped_cordic.xco ajouté au projet et non pas cordic.xco ou autre chose.- Vipin
http://vhdlguru.blogspot.com/