A
albred
Guest
Je suis perplexe quant à l'exigence STA de la conception, et où puis-je trouver de la matière à ce sujet?merci
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
L
luancao
Guest
Pour simplifier, nous allons descibe de la manière suivante.
D'abord, vous avez un cahier des charges précis dans votre interface de contrôleur de DDR.Le chronogramme indiqué la fréquence, le cycle d'utilisation, configuration, etc organiser le temps, dans la plupart des cas, avec Max et Min dans une plage.
Ensuite, vous convertir cette spécification calendrier au contrôleur temps equivallent.Voilà, vous spécifiez que le délai prescrit dans votre conception qui répond aux chronogramme vos spécifications.Après que vous obteniez fait, vous devrez vérifier le calendrier dans Spec, un par un pour voir si chacun d'entre eux sont satisfaits et il n'ya pas de situations de conflits en eux.
Enfin, vous rédigez le reqirement calendrier ci-dessus dans le script de la STA et des outils de débogage à le faire fonctionner dans votre environnement de STA.Vous pourrez trouver quelques exemples.Mais je pense qu'il mai consacrer plus de temps que de nous il suffit de le chronogramme SPEC.
D'abord, vous avez un cahier des charges précis dans votre interface de contrôleur de DDR.Le chronogramme indiqué la fréquence, le cycle d'utilisation, configuration, etc organiser le temps, dans la plupart des cas, avec Max et Min dans une plage.
Ensuite, vous convertir cette spécification calendrier au contrôleur temps equivallent.Voilà, vous spécifiez que le délai prescrit dans votre conception qui répond aux chronogramme vos spécifications.Après que vous obteniez fait, vous devrez vérifier le calendrier dans Spec, un par un pour voir si chacun d'entre eux sont satisfaits et il n'ya pas de situations de conflits en eux.
Enfin, vous rédigez le reqirement calendrier ci-dessus dans le script de la STA et des outils de débogage à le faire fonctionner dans votre environnement de STA.Vous pourrez trouver quelques exemples.Mais je pense qu'il mai consacrer plus de temps que de nous il suffit de le chronogramme SPEC.
B
BC70
Guest
Rechercher sur solvnet Synopsys - ils l'habitude d'avoir une application assez bonne note décrivant la façon de DDR temps avec STA.
O
odeafeiner
Guest
Salut,
Mais comment la mise sur l'exigence de pre_amble / post_amble du calendrier
exigence de DDR?J'ai eu du mal avec eux quand je tente de les paramètre avec la contrainte de prime time.
Merci,
luancao a écrit:
Pour simplifier, nous allons descibe de la manière suivante.D'abord, vous avez un cahier des charges précis dans votre interface de contrôleur de DDR.
Le chronogramme indiqué la fréquence, le cycle d'utilisation, configuration, etc organiser le temps, dans la plupart des cas, avec Max et Min dans une plage.Ensuite, vous convertir cette spécification calendrier au contrôleur temps equivallent.
Voilà, vous spécifiez que le délai prescrit dans votre conception qui répond aux chronogramme vos spécifications.
Après que vous obteniez fait, vous devrez vérifier le calendrier dans Spec, un par un pour voir si chacun d'entre eux sont satisfaits et il n'ya pas de situations de conflits en eux.Enfin, vous rédigez le reqirement calendrier ci-dessus dans le script de la STA et des outils de débogage à le faire fonctionner dans votre environnement de STA.Vous pourrez trouver quelques exemples.
Mais je pense qu'il mai consacrer plus de temps que de nous il suffit de le chronogramme SPEC.
Mais comment la mise sur l'exigence de pre_amble / post_amble du calendrier
exigence de DDR?J'ai eu du mal avec eux quand je tente de les paramètre avec la contrainte de prime time.
Merci,
luancao a écrit:
Pour simplifier, nous allons descibe de la manière suivante.D'abord, vous avez un cahier des charges précis dans votre interface de contrôleur de DDR.
Le chronogramme indiqué la fréquence, le cycle d'utilisation, configuration, etc organiser le temps, dans la plupart des cas, avec Max et Min dans une plage.Ensuite, vous convertir cette spécification calendrier au contrôleur temps equivallent.
Voilà, vous spécifiez que le délai prescrit dans votre conception qui répond aux chronogramme vos spécifications.
Après que vous obteniez fait, vous devrez vérifier le calendrier dans Spec, un par un pour voir si chacun d'entre eux sont satisfaits et il n'ya pas de situations de conflits en eux.Enfin, vous rédigez le reqirement calendrier ci-dessus dans le script de la STA et des outils de débogage à le faire fonctionner dans votre environnement de STA.Vous pourrez trouver quelques exemples.
Mais je pense qu'il mai consacrer plus de temps que de nous il suffit de le chronogramme SPEC.
A
albred
Guest
luancao a écrit:
Pour simplifier, nous allons descibe de la manière suivante.D'abord, vous avez un cahier des charges précis dans votre interface de contrôleur de DDR.
Le chronogramme indiqué la fréquence, le cycle d'utilisation, configuration, etc organiser le temps, dans la plupart des cas, avec Max et Min dans une plage.Ensuite, vous convertir cette spécification calendrier au contrôleur temps equivallent.
Voilà, vous spécifiez que le délai prescrit dans votre conception qui répond aux chronogramme vos spécifications.
Après que vous obteniez fait, vous devrez vérifier le calendrier dans Spec, un par un pour voir si chacun d'entre eux sont satisfaits et il n'ya pas de situations de conflits en eux.Enfin, vous rédigez le reqirement calendrier ci-dessus dans le script de la STA et des outils de débogage à le faire fonctionner dans votre environnement de STA.Vous pourrez trouver quelques exemples.
Mais je pense qu'il mai consacrer plus de temps que de nous il suffit de le chronogramme SPEC.
Pour simplifier, nous allons descibe de la manière suivante.D'abord, vous avez un cahier des charges précis dans votre interface de contrôleur de DDR.
Le chronogramme indiqué la fréquence, le cycle d'utilisation, configuration, etc organiser le temps, dans la plupart des cas, avec Max et Min dans une plage.Ensuite, vous convertir cette spécification calendrier au contrôleur temps equivallent.
Voilà, vous spécifiez que le délai prescrit dans votre conception qui répond aux chronogramme vos spécifications.
Après que vous obteniez fait, vous devrez vérifier le calendrier dans Spec, un par un pour voir si chacun d'entre eux sont satisfaits et il n'ya pas de situations de conflits en eux.Enfin, vous rédigez le reqirement calendrier ci-dessus dans le script de la STA et des outils de débogage à le faire fonctionner dans votre environnement de STA.Vous pourrez trouver quelques exemples.
Mais je pense qu'il mai consacrer plus de temps que de nous il suffit de le chronogramme SPEC.
L
luancao
Guest
le contrôleur a une dll numérique à l'intérieur, et la DLL peut être régler par certains parammeter programble pour obtenir le délai que vous voulez.
mais comment dois-je choisir le délai approprié? avant de lieu physique et à l'itinéraire et la voie bord, je ne peux pas obtenir le droit de retard que je veux.
La DLL doit être fait face comme une macro.Pour cela, ajoutez le calendrier de la contraindre la broche de sortie de la DLL selon la façon dont votre DDR SI est conçu.Par exemple, si votre DLL génère 10 horloges de l'entrée de la CK DDR, puis un de l'horloge programmable est sélectionné, il est assez sûr pour que vous ajoutiez le contraindre à assurer la différence du retard à vos données à des entrées-sorties et le retard à votre horloge IO moins de 1 / 10 de l'horloge de DDR.Puis Reqirements calendrier autres se réunira selon le programme de la phase de l'horloge par une formation ou un autre processus.
mais comment dois-je choisir le délai approprié? avant de lieu physique et à l'itinéraire et la voie bord, je ne peux pas obtenir le droit de retard que je veux.
La DLL doit être fait face comme une macro.Pour cela, ajoutez le calendrier de la contraindre la broche de sortie de la DLL selon la façon dont votre DDR SI est conçu.Par exemple, si votre DLL génère 10 horloges de l'entrée de la CK DDR, puis un de l'horloge programmable est sélectionné, il est assez sûr pour que vous ajoutiez le contraindre à assurer la différence du retard à vos données à des entrées-sorties et le retard à votre horloge IO moins de 1 / 10 de l'horloge de DDR.Puis Reqirements calendrier autres se réunira selon le programme de la phase de l'horloge par une formation ou un autre processus.
A
amanath
Guest
J'ai besoin des bases de dll ..tout organisme peut télécharger un livre didactique, ni un texte