Aide-moi à la modélisation un diviseur de fréquence moyen de l'ADS

[mido_h14]

Salut à tous Quelqu'un pourrait-il m'aider dans la modélisation un diviseur de fréquence moyen de l'ADS? ou de connaître un bloc qui a déjà diviser les fréquences. NB: Je tiens à ce truc pour faire une PLL (VFI-CP) avec entrée d'onde de référence carrés Cordialement

 

[haadi20]

Il est construit en blocs appelés "DvdByN" dans le "système PLL composants» de la bibliothèque. Vous pouvez l'utiliser pour diviser la fréquence de sortie dans les évaluations de PLL ... Aussi vous pouvez faire le ratio divise le pouls en utilisant "si" et "autre" condition (sur le temps de simulation) si vous êtes intéressé à voir le comportement transitoire de votre PLL .... Hope it helps .. Cordialement,

 

[mido_h14]

Salut Haadi20 Merci beaucoup pour l'intérêt ur, mais ma question est de savoir comment rendre l'o / p de "DvdByN" onde carrée au lieu d'en dents de scie. Et j'ai une autre question: comment insérer dans le bloc-CP VFI VFI reset-chemin de retard (de la porte et dans le VFI)? Cordialement AHMAD