Analyse transitoire et d'autres questions sur AMP diff

U

udintbr

Guest
J'ai un simple double paire diff terminé la production
- DMV = 2.5V, VSS = 0
- Petit gain (Av = 2)
- Transistors d'entrée (M1 et M2) = NMOS
- Transistors de charge (M3 & M4)-connecté à une diode PMOS =
- Le mode d'entrée commun min, Vic (min) = 0,8 V
- NMOS (M5) = courant de queue 100uA

points de fonctionnement ok, ok parcelle AC (près de 0 dB).ayant quelques problèmes avec l'analyse des transitoires

J'ai mis la config ci-dessous pour l'ins-out:
= 1V 1mV onde sinusoïdale de première entrée en courant continu
dc = 1V 1mV onde sinusoïdale (180 en opposition de phase) à la 2ème entrée
CL = 2 pF à la fois la production se termine

Ce que j'ai est
OK d'entrée - (1mV onde sinusoïdale au niveau dc = 1V)
- Sortie à onde sinusoïdale 2mV mais à 1.455V niveau dc

J'ai quelques questions
1) ai-je mis le banc d'essai correctement?décalage est grand 0.455V?si je omettre le dc = 1V, tous les transistors seront en coupure (sauf M5).Qu'ai-je fait de mal?puisque le gain est presque l'unité, ne doit pas l'offset DC est très faible?

2) Est-il possible de mettre Vic (min) à 0V?Je l'ai fait mais je me suis alors VDS (SAT) de la M5 à-ve.

3) si j'ai mis le Vic (min) à proximité de 0V, je vais avoir vds5 (SAT)-ve valeur dans mon calcul.[Vic (min) = Vds5 (sat) Vgs1].tout autre pour ce faire?Y at-il une règle de pouce sur le ICMR approprié pour une DMV à VSS large (dans ce cas, de 0 à 2,5 V DMV)?

4) si je veux utiliser les transistors PMOS comme entrée, la façon de déterminer W / L de M5.J'ai utilisé Vic (min) = Vds5 (SAT) - Vtp.Je ne pouvais pas M5 à la saturation, peu importe ce que Vic (min) que j'ai utilisés.

désolé pour le long texte.désireux d'apprendre.peut-être plus de questions.

TQ

 
1 - Le 1.45V est la sortie en mode commun, ce n'est pas un décalage en courant continu.Cette tension est la baisse de l'approvisionnement causées par le Vgs du connectés charges diode.Vous pouvez ajuster cette valeur en ajustant à la fois W et L des dispositifs de charge.

2 - Pour l'architecture que vous avez choisi, vous ne pouvez pas Vic à 0V car vous avez besoin Vt des dispositifs paire diff Veff des dispositifs actifs veff du NMOS miroir de courant.Si vous utilisez une paire diff PMOS et d'utiliser une résistance de charge petite, vous pourrez peut-être en mesure près de Vic à 0V.Il sont aussi utilisés topologies qui peuvent obtenir des chemins de fer à l'entrée du rail avec 2 paires d'entrées, une paire NMOS et PMOS une autre paire, mais ils ne ferait que compliquer votre conception.

3 - Idem 2

4 - Il est à noter que, pour atteindre réjection de mode commun, si vous utilisez paire d'entrées PMOS, vous miroir de courant devrait également PMOS être connecté à l'alimentation (NMOS pas relié à la terre en tant que votre conception actuelle).

 
Tq 4, les réponses.Vraiment utile.J'ai obtenu une plus quelques questions.

- On dit que la paire diff ci-dessus consomme une marge de tension?Qu'est-ce que cela signifie?

- Je suis concevoir une autre paire diff, cette fois la charge est PMOS source de courant avec polarisation Vb (Razavi, figure 4.32 (b)).transistors d'entrée sont encore NMOS.L'ampli a 2 sorties diff extrémités.spécifications de conception: Vdd = 2.5V, Vss = 0V, Iss puits de courant = 100uA et le gain Av = 100.Je me suis (W / L) de la charge = 1,5 de Vic (max) = 2V.Je sais que W / L d'entrée est calculé par rapport au gain g = (en) * ro (charge) / / ro (en).Comment faire pour déterminer la valeur ro?

TQ.

 

Welcome to EDABoard.com

Sponsor

Back
Top