CADENCE et netlist échec (ne peut pas trouver interrupteur maître cellulaire)

B

BigBrother

Guest
Cher peuple,

Je voudrais votre aide pour un problème qui me trouble beaucoup.

J'utilise Cadence ICFB 5.0.32.61 fichiers avec la technologie de TSMC_0.13

J'ai réussi à exécuter Synopsis et produit une synthèse verilog sortie.
Puis je suis allé à Cadence verilog et a importé le fichier (avec une bibliothèque de référence TSMC013) et a créé une vue schématique.note que certains modules (comme NAND4X1) sont liées à cette bibliothèque, et non du travail.
Le schéma est très bien ... Je peux voir les portes et les fils et tout et tout.

Dans le schéma, je vais à la fenêtre

Outils-> Plan / Schematics

et un menu apparaît Plan

Je vais à la hiérarchie du navigateur, je choisi mon nom de cellule et le nom de vue schématique, je puis capitaine de la boîte de ma cellule que je sélectionne
Générer automatique et Résumé

J'ai mis en
Schéma / Netlist vues: schéma netlist
Switch Vues liste résumé schématique netlist
Stop List autoabstract Vues résumé schématique netlist

Je vais à "Générer physique de hiérarchie"

et
j'ai eu beaucoup de messages disant:* WARNING * invalide cellule vue - 0 (inconnu)
* WARNING * invalide cellule vue - 0 (inconnu)
* WARNING * invalide cellule vue - 0 (inconnu)
erreur globale;
Vous ne trouvez pas passer maître de cellules, par exemple, U?dans cellView (XXX schéma) de viewList "autoAbstract résumé schématique netlist" dans la bibliothèque WORK

Ths "Netlisting échoue

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triste" border="0" />

"Tous ces cas correspondent à des cellules qui existent dans la bibliothèque TSMC 013 ou à la bibliothèque TRAVAIL

======================
Notes:
1) Quel que soit le point de vue-je mettre dans le navigateur hierarhical la netlister échoue toujours avec: Impossible de trouver le commutateur maître de cellules par exemple U?dans cellView (XXX schéma) de viewList "autoAbstract résumé schématique cmos_sch netlist" dans la bibliothèque WORKSi cette opinion est-elle définie?2)
J'ai même compilé les fichiers de bibliothèque TSM013 verilog et importés au travail (afin que chaque module est dans ma bibliothèque de travail), mais échoue encore

3)
J'ai tweak si.env dans un fichier ~ / LVS dir que
j'ai trouvé, mais il est toujours écrasé avec d'autres valeurs (dans les points de vue)

4)
J'ai changer la variable
CDS_Netlisting_Mode numérique - rien ne se passe
J'ai changé la variable
CDS_Netlisting_Mode analogique - encore il ne
s'est rien passé

5)
J'ai aussi un. Simrc dans ma maison de "NCSU site. Simrc fichier"

6) Dans la bibliothèque TSMC013 chaque module comme NAND4X1 a cmos_sch symbole et point de vue.

7) Quelle est exaclty "changer la liste de vues» dans la série maître propriétés?Ai-je besoin d'une "liste de points de vue aussi?J'ai essayé de les vider, mais toujours rien ne se passe.Merci à tous beaucoup ...
J'ai essayé googler pour quelques jours et stil
n'ont pas trouvé de réponse ...S'il vous plaît
s'il vous plaît, si vous avez des indices sur comment je peux procéder (une?) Ce serait bien!Je veux juste créer des mises en page afin d'inclure les photos dans ma thèse que je suis en train d'écrire .... Ainsi, une amende serait automatique.Je
n'avez pas le temps de créer une mise en page à partir de zéro.Merci!

 
Z eksperymentu, który F-Secure przeprowadził wspólnie z Europolem, wynika, że konsumenci beztrosko narażają swoje dane osobiste i lekkomyślnie akceptują absurdalne warunki korzystania z sieci.

Read more...
 
Les nouvelles idées sur le sujet?

Toute cadence forum spécialisé que je peux demander?

Des suggestions?

thanx!

 
Il existe de nombreux points de vue dans les outils de Cadence.En général, un point de vue est une représentation d'un niveau d'abstraction d'un design.mise en page vue, vue schématique, symbole de vue, etc ..
Vous ne créé vue schématique, mais vous
n'avez pas de vue la mise en page
C'est la raison pour laquelle vous obtenez l'erreur

 
Merci pour votre réponse tochaHCM

Mais, comment puis-je créer une vue schématique des composants de base comme les portes ET?

Les cas qui apparaissent ci-dessus correspondent à des composants de base qui existent sur la bibliothèque.

En d'autres termes, u ne sais comment je peux faire cadence netlist en utilisant d'autres bibliothèques ainsi (au cours de la procédure automatique)?

Merci!

 
NAND et NOR sont des composants de base.Dans IC design, nous
n'utilisons pas de la porte ET.Comparer la présentation entre ET et NAND, vous savez pourquoi

 

Welcome to EDABoard.com

Sponsor

Back
Top