comment développer bibliothèque de cellules standard avec des outils cadence

C

changxiaolong

Guest
quelqu'un peut-il me dire comment de nombreux types de fichiers ne la bibliothèque de cellules standard a et comment obtenir ces obtenir ces fichiers à des outils de cadence?et me dire quels outils cadence seront utilisés lors de la bibliothèque standcell développement seront mieux,
Je vous remercie à l'avance,
 
changxiaolong Salut,

Je sais SignalStorm Cadence peut le faire.Vous pouvez peut-être commencer avec ce tutoriel:
http://www.chiptalk.org/modules/wfsection/article.php?articleid=15

J'espère que cela aide.

en ce qui concerne

 
Merci pour yourhelp. J'ai standard 180 nm de TSMC bibliothèque de cellules et ip.but bras, je ne sais pas comment utiliser leurs informations de conception de circuits intégrés numériques avec des outils «Pouvez-vous donner quelques avance je vous remercie pour débutantsAjouté après 3 minutes:avec des outils cadence
Merci Newbie

 
nous allons donc répondre à certaines questions que je sais, ce que vous voulez faire pour vous donner les conseils à droite.
Votre tâche consiste à utiliser une norme lib TSMC et un bras de la propriété intellectuelle à concevoir un modèle numérique, n'est-ce pas?Donc, vous ne devez caractériser une lib, vous avez cette lib et que vous souhaitez l'utiliser, non?
La chose la 2e: Voulez-vous générer la netlist à la main, ce qui implique le choix portes numériques et de les mettre ensemble dans un schéma ou voulez-vous décrire votre fonction dans un langage de description matériel (HDL), comme VHDL ou Verilog, et de synthétiser (je sais compilateur conception Synopsys peut faire ça, j'ai oublié comment cadence appelle cet outil).
Ce sera la meilleure chose que vous nous décrire votre tâche un peu plus en détail.

en ce qui concerne

 
Bonjour novice, j'ai été occupé les deux derniers jours, alors allons-moi répondre à votre question maintenant.
La première question: oui, je veux concevoir un circuit numérique avec la cellule lib standard de TSMC et IP bras, et j'ai aussi besoin de la conception des porte spéciaux tels que les NAND, NOR, inverseur qui peut répondre à mes besoins avec PDK TSMC.ces porte spéciaux seront utilisés lors de la conception que je me circuit numérique tout comme le répertoire lib de cellules standard de TSMC.alors peut-être, j'ai aussi besoin de caractériser une lib et d'autres informations nécessaires.
la 2ème question: je veux décrire mon circuit avec le langage HDL et ensuite faire la synthèse avec des outils

J'ai peut-être besoin de quelques outils de conception de circuits analogiques.pouvez-vous me donner des docs ou des examens ou des conseils pour que je puisse suivre.
vous souhaite des réponses
Merci beaucoup!

 
ok je vois qu'il ya beaucoup à expliquer

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

.Je crois que je vous donne un bref aperçu de conception de flux numériques, avec quelques liens vers des tutoriels utiles.
1 Vous devez votre description HDL:
J'ai utilisé Verilog et VHDL.Pour les deux langues que je peux vous recommandons le livre de Douglas Smith - HDL puce de synthèse.Malheureusement, ce livre est épuisé.Peut-être que votre bibliothèque locale peut vous aider ...Il fournit de nombreux exemples et montre le netlists généré.Pour VHDL Ashendens Pierre Le Guide Designers à VHDL est utile, aussi.Votre description peut être simulée avec Cadence NC-Sim et les résultats peuvent être indiqués par Cadence SimVision.Vous avez demandé à vos collègues du département informatique sous forme de mise en place de l'environnement.Si ce n'est pas une solution que j'ai à vous écrire un script de démarrage-up.Pour vérifier votre code sur ce point il ya quelques outils utiles.J'utilise parfois Synopsys Leda Design Rule Checker.Je suis sûr que, Cadence a une solution similaire

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />Le deuxième outil dont vous avez besoin est un compilateur qui transforme votre description HDL à une netlist.J'ai l'habitude de l'utilisation de Synopsys DesignCompiler.Mais je sais aussi Cadence RTL Compiler peuvent le faire.J'espère que ce tutoriel permet:
http://eeweb.poly.edu/labs/nanovlsi/tutorials/soctutorials/Tutorial_RC.html
À ce stade, vous avez également besoin de scripts.Par exemple, pour définir les libs tech.J'espère que vous pourrez obtenir de l'aide.Sinon je joue un peu avec nos lib TSMC (si vous planifiez d'utiliser 180 nm lib) ou vous fournir un script général.Comme je l'ai je l'ai mentionné plus souvent l'utilisation de Synopsys DC, peut-être quelqu'un d'autre peut vous aider avec un script pour Cadence RTL Compiler.
Au niveau de la synthèse, vous pouvez générer un fichier SDF-(format délai standard).Ceci peut être utilisé pour la simulation pour tenir compte des retards des portes.Vous avez à nouveau simuler la netlist utilisant ncsim et simvision.

Les principaux troisième étape est la mise en œuvre physique.Cette étape est effectuée par Cadence SoC Encounter ou EDI (comme on l'appelle dans les versions plus récentes) et génère une mise en page pour vous.Les principales étapes sont floorplanning, planification de la production, le placement, la synthèse d'arbres d'horloge (RTC), de routage et de remplissage.Mais il ya beaucoup d'autres options.Si vous atteignez ce point, je pense que nous discutons à nouveau

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />Le résultat de cette étape est une netlist NEW (parce que l'arbre d'horloge et les tampons sont ajoutés) et de nouveau un fichier sdf nouvelle.Et ......droit à une simulation de nouveau.

J'espère que je n'ai rien oublié important.

en ce qui concerneEn passant, mon surnom est ddet2004 et non débutants.ceci est mon état, car je me suis inscrit il ya peu de temps

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Clin d'œil" border="0" />
 
Oui, je suis un nouveau membre aussi, j'ai vu le site que vous me donnez, il est utile. et votre descreption me faire connaître le flot de conception clairement,
Souhaitez-vous l'esprit me dire votre nom et votre e-mail?
il deosn't question, si vous ne voulez pas le faire

merci beaucoup

 
vous pouvez me contacter ici dans le forum via un message privé.il suffit de cliquer sur le bouton h, à la fin d'un de mes postes.

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Clin d'œil" border="0" />en ce qui concerne

 

Welcome to EDABoard.com

Sponsor

Back
Top