G
Goodman
Guest
Salut,
Qui peut me dire?
J'ai utilisé le VHDL pour le codage.
merci de l'aide!
Qui peut me dire?
J'ai utilisé le VHDL pour le codage.
merci de l'aide!
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
N
news
Guest
O sporze pomiędzy firmą Rambus a Nvidia, dotyczący złamania praw patentowych pisaliśmy pod koniec lipca na łamach TPC. Od tego czasu minęły przeszło dwa tygodni...
Read more...
Read more...
T
TurboPC
Guest
De l'aide en ligne ...
L'EDA Tool Post-commandes de compilation> Ecrire netlists sortie de la commande (menu Traitement) est disponible uniquement après avoir dressé un projet et que vous avez spécifié une simulation, l'analyse temporelle, ou d'un conseil niveau l'outil de simulation EDA.Si vous utilisez cette commande après les fichiers du design d'origine ont changé après la compilation, la qu (at) RTUs logiciels II génère des fichiers netlist de sortie avec les données de la dernière compilation.Vous permet de générer Verilog fichiers de sortie (. Vo), VHDL des fichiers de sortie (. VHD), et Standard Delay Format de sortie du fichier (. SDO) pour un dessin.Vous pouvez compiler un modèle et ensuite spécifier différents paramètres d'outils de CAO et de régénérer les fichiers netlist sans avoir à recompiler la conception.Vous pouvez aussi utiliser cette commande pour générer des fichiers de modèle Stamp, PartMiner des fichiers en format XML (. Xml), et IBIS Output Files (. IBS).
...
L'EDA Tool Post-commandes de compilation> Ecrire netlists sortie de la commande (menu Traitement) est disponible uniquement après avoir dressé un projet et que vous avez spécifié une simulation, l'analyse temporelle, ou d'un conseil niveau l'outil de simulation EDA.Si vous utilisez cette commande après les fichiers du design d'origine ont changé après la compilation, la qu (at) RTUs logiciels II génère des fichiers netlist de sortie avec les données de la dernière compilation.Vous permet de générer Verilog fichiers de sortie (. Vo), VHDL des fichiers de sortie (. VHD), et Standard Delay Format de sortie du fichier (. SDO) pour un dessin.Vous pouvez compiler un modèle et ensuite spécifier différents paramètres d'outils de CAO et de régénérer les fichiers netlist sans avoir à recompiler la conception.Vous pouvez aussi utiliser cette commande pour générer des fichiers de modèle Stamp, PartMiner des fichiers en format XML (. Xml), et IBIS Output Files (. IBS).
...
A
anwayy
Guest
ces une option dans quartusII, "Projet - Les outils de CAO seting", choisissez ModelSim puis quartusII générera netlist et les fichiers SDF automatic après compilation, soit en Verilog ou VHDL format (. vo,. sdo,. VHO).Et puis, vous devriez savoir comment faire simulation maintenant, non?