Comment faire pour arrêter automatiquement en processus de simulation VHDL

[gong.kidd]

Salut les gars, quelqu'un peut-il les déclarations VHDL qui ont la fonction comme tâche d'arrêter $ en Verilog?

Merci

 

[megastar007]

utilisation valoir déclaration rapport.

 

[gong.kidd]

Oui, je l'ai utilisé dans mon RTL, il travaille en NCsim, pas Modelsim

 

[Salma Ali Bakr]

utilisation valoir déclaration avec la gravité spécifiée comme «erreur» n'est pas un "avertissement"

 

[avimit]

Salut
Cela fonctionne dans ModelSim, j'ai essayé.peut être à vous de niveau de gravité.
Code:if (maintenant> 100us) puis

assert false

rapport "Fin de Sim"

Défaut de gravité;

fin si;

 

[master_picengineer]

Oui, c'est travailler dans ModelSim.