Comment faire verrouiller DLL pour le cycle 1

[paulinesean]

Je suis la conception d'une DLL qui traditionnelles VCDL
est composé de PD, pompe de charge et de retarder la ligne de contrôle de tension
, Et je prends les bords délai différent de VCDL pour former
horloges de retard différents.Toutefois, la DLL peut verrouiller à 1 ou 2 cycles
ou plus.Les différentes horloges retard généré ne sont pas
ce que j'attends, si pour verrouiller 2 ou plus cycles DLL.Est-il possible que peut faire DLL de verrouillage
à 1 cycle?

 

[rf_ray]

S'il vous plaît se référer à ce document.Il ya une explication sur votre problème

"Un tout analogique multiphasiques délai boucle à verrouillage de l'aide d'une ligne à retard réplique pour-plage de fonctionnement large et à faible gigue de performance"

Moon Yongsam; Jongsang Choi, Lee Kyeongho;-Kyoon Jeong Deog;-Kyu Kim Min;
Solid-State Circuits, Journal IEEE, Volume: 35, Numéro 3, Mars 2000
Pages: 377 à 384