CPLD mise en œuvre HELP

[vaf20]

Salut à tous mes amis
Comment pourrais-je mettre en œuvre 2 successives ne l'ISE de Xilinx?
u sais que XST l'optimiser à un fil d'entrée à la sortie!
De manière générale, comment pourrait-contrôle de la synthèse, la mise en œuvre et le montage ou la mise?Y at-il différence b / w CPLD et FPGA mise en œuvre dans ce cas?
tnx

 

[lucbra]

Consultez le manuel!
D'une façon ou une autre la méthode est de préserver le nœud interne, parfois le mot rester en relation avec le signal pourrait aider - vérifier la syntaxe.

Cordialement,