en utilisant un fil d'entrée et de sortie dans Verilog

A

axr0284

Guest
Salut je avoir le code suivant (Je joins la totalité du fichier):

Quand je lance l'utiliser ModelSim, les données que j'envoie à NewData entrée ne se propage pas de la demux41 au stockage MEM.J'ai vérifié le module démultiplexeur et il fonctionne correctement donc je pense que c'est le fils qui ne va pas en quelque sorte.Le flux de chemin doit être comme suit:
Code:demux41 inputMux (block_in_0, block_in_1, block_in_2, block_in_3, index_in, NewData); / / démultiplexage Connectez-vous à la mémoire

attribuer block_in_0 mem_in_block0 =;

MEM [en ligne] [1 * PC-1: 0] = mem_in_block0;

 
Salut, vous avez utilisé des balises dans les PC et aussi dans le calcul du inst_in.Permettez-moi de savoir si cela est prévu.aussi, si vous voulez passer bits d'adresse 32, la taille ur doit être de 5 et non 6.ur depuis utilisant [size-1: 0], si ur en utilisant la taille de 6, ll u retrouver avec bits d'adresses 64.

 
Oubliez les commenter, ce n'est pas juste.Ce cache est censé contenir de 1 bit valide, tag bits 2 et 4 à 6 bits bloc de données sur chaque ligne.La profondeur de cache est de 4.Obtenir les données hors du cache en utilisant le module de mux fonctionne très bien mais ça devient de données dans le cache en utilisant le module de démultiplexage qui me donne problème.Merci pour l'aide
Amish

 
Avez-vous des documents de conception avec ce?si oui, s'il vous plaît poste.

 

Welcome to EDABoard.com

Sponsor

Back
Top