& fonction dans Verilog

[alzomor]

Salut

Est-il un moyen d'obtenir quelque chose en Verilog comme tâche et fonction qui peut être synthsysed?

Salam
Hossam Alzomor
www.edaboard.com

 

[yasser_shoukry]

H ne sais pas si j'ai bien compris votre question, mais les fonctions sont Verilog synthétisable, il n'ya aucun problème à l'utiliser.

 

[anmolvlsi13]

Verilog synthétisable fonction sont comme nous n'utilisons pas de contrainte de timing.
Verilog Task mai mai ou ne pas être synthétisable selon votre utilisation pour constaraint calendrier
Merci
AnmolAjouté après 23 secondes:anmolvlsi13 a écrit:

Verilog synthétisable fonction sont comme nous n'utilisons pas de contrainte de timing.

Verilog Task mai mai ou ne pas être synthétisable selon votre utilisation pour constaraint calendrier

Merci

Anmol