A
alzomor
Guest
Salut
Est-il un moyen d'obtenir quelque chose en Verilog comme tâche et fonction qui peut être synthsysed?
Salam
Hossam Alzomor
www.edaboard.com
Est-il un moyen d'obtenir quelque chose en Verilog comme tâche et fonction qui peut être synthsysed?
Salam
Hossam Alzomor
www.edaboard.com