horloge porte de problème!

[NWU]

salut tous:
il y a un signal de contrôle d'une horloge qui sera utilisé dans un DFF.
Je veux donc faire de ce signal connecté à l'horloge
de permettre aux forces de facto port,
comment faites-vous face à ce problème?.

 

[jelydonut]

Si vous utilisez l'horloge permettent pas vraiment de votre ouverture de l'horloge ..tant que vous pouvez activer garrentee que le propre de l'heure de pointe avant, vous devriez être ok ..

toujours @ (posedge clk)
if (rst)
x <= 1'b0;
autre
if (activer)
x <= y;

jelydonut

 

[papyaki]

Salut

Si votre D flip flop utiliser le bord de la montée du signal d'horloge, puis de permettre l'échantillon sur le front descendant du signal de l'horloge (par le biais d'un DFF) avant de permettre l'entrée de votre premier DFF.

 

[skynet]

Je ne pense pas
qu'il y ait un temps de permettre à tout DFF ..qui permettent de données disponibles à la broche DFF ..dépendra de toute façon je crois que dépend du type de technologie est avaialable pour votre synthèse.pour effectuer la porte vous pouvez faire comme ceci

gated_clock fil;

attribuer gated_clock clk = fr &;

toujours @ (posedge gated_clock ou negedge rst)
commencer
if (! rst)
q <= 0;
autre
q <= d;
fin

espérons que cette aide