E
elec350
Guest
bonjour
est-il un moyen pour calculer l'heure du verrouillage d'un PLL dans le processus de conception?
est-il un moyen pour calculer l'heure du verrouillage d'un PLL dans le processus de conception?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
moyen pour calculer le temps de verrouillage d'une PLL dans le processus de conception
L
lvlei0309
Guest
Pour autant que je sais, le temps de prise peut être affectée par le gain de VFI
D
DDavid
Guest
Salut
Je joins un simple papier vs exemple pour calculer LPF et du temps de blocage bien sûr, s'il vous plaît examen.
David
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe
Je joins un simple papier vs exemple pour calculer LPF et du temps de blocage bien sûr, s'il vous plaît examen.
David
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe
E
elec350
Guest
bonjour
Qu'est-ce que sur un PLL hybride (DDS à l'aide)?
Qu'est-ce que sur un PLL hybride (DDS à l'aide)?
L
LVW
Guest
Le lock-temps est facile à calculer:
Avec une bonne précision, il est tout simplement: TL ≈ 2 * Pi / ωn
(= Naturel boucle fréquence ωn)
Mais rendre compte que le lock-temps est défini avec l'hypothèse que les lock-in a lieu dans un temps-période.Avec d'autres mots: Le déplacement de fréquence se situe dans la gamme de verrouillage.
Avec une bonne précision, il est tout simplement: TL ≈ 2 * Pi / ωn
(= Naturel boucle fréquence ωn)
Mais rendre compte que le lock-temps est défini avec l'hypothèse que les lock-in a lieu dans un temps-période.Avec d'autres mots: Le déplacement de fréquence se situe dans la gamme de verrouillage.
J
jecyhale
Guest
elec350 a écrit:
bonjour
est-il un moyen pour calculer l'heure du verrouillage d'un PLL dans le processus de conception?
bonjour
est-il un moyen pour calculer l'heure du verrouillage d'un PLL dans le processus de conception?
I
iaman
Guest
quelques-unes de référence pour vous!
avec LPF BW = 100K, pas trop mauvaise phase de marge, locktime peut être atteint 60us.
avec LPF BW = 200K, pas trop mauvaise phase de marge, locktime peut être atteint 40us.
avec LPF BW = 100K, pas trop mauvaise phase de marge, locktime peut être atteint 60us.
avec LPF BW = 200K, pas trop mauvaise phase de marge, locktime peut être atteint 40us.
F
frankiebai
Guest
iaman a écrit:
quelques-unes de référence pour vous!
avec LPF BW = 100K, pas la marge de phase trop mauvais, locktime peut être atteint 60us.avec LPF BW = 200K, pas la marge de phase trop mauvais, locktime peut être atteint 40us.
quelques-unes de référence pour vous!
avec LPF BW = 100K, pas la marge de phase trop mauvais, locktime peut être atteint 60us.avec LPF BW = 200K, pas la marge de phase trop mauvais, locktime peut être atteint 40us.
I
iaman
Guest
frankiebai a écrit:iaman a écrit:
quelques-unes de référence pour vous!
avec LPF BW = 100K, pas la marge de phase trop mauvais, locktime peut être atteint 60us.avec LPF BW = 200K, pas la marge de phase trop mauvais, locktime peut être atteint 40us.
quelques-unes de référence pour vous!
avec LPF BW = 100K, pas la marge de phase trop mauvais, locktime peut être atteint 60us.avec LPF BW = 200K, pas la marge de phase trop mauvais, locktime peut être atteint 40us.
L
LVW
Guest
Pendant ce temps, je me suis confirmé que la formule telle qu'elle figure dans ma réponse en date du 21 mai 2008lock-dans le temps TL ≈ 2 * Pi / ωnIl est recommandé à plusieurs (par Best auteurs, Gardner) pour la boucle normale des propriétés d'amortissement.