ncd à Verilog

[fa1364]

Salut.
S'il vous plaît dites-moi comment puis-je convertir le fichier final à ncd Verilog et le simuler dans ModelSim?

 

[echo47]

Je cours Xilinx ISE en ligne de commande, pas de projet.J'utilise cette commande pour lire la netlist déroute de mon "top" de mon projet de «construire» le dossier, et d'écrire le post-route Verilog dans un dossier nommé "post":
netgen-sim-intstyle-OFMT verilog silent-isme build \ top-NGM construire top_map-w-dir post \