outil qui convertissent le code Verilog pour bloquer schéma?

R

ran_out

Guest
Salut à tous,

Je me demandais si un tel outil existe:

Cet outil se Verilog module / couple de modules en entrée et en sortie un bloc-diagramme ci-joint avec les ports

merci de l'aide

 
Sommet peut le faire.nom est visuel d'élite.ou vous pouvez essayer HDS de mentor.

bonne chance.

 
Protel DXP 2004 ne fait juste que ...j'avais écrit un code VHDL et a converti ses I / P et O / p port au bloc.

 
buts101 a écrit:

P * otel DXP 2004 ne vient que ...
j'avais écrit un code VHDL et a converti ses I / P et O / p port au bloc.
 
J'ai téléchargé Ver élite visuelle 3.8.4 site.

J'ai l'intention de l'utiliser pour un usage personnel seulement, mais dont j'ai une idée de comment l'utiliser (j'ai Win XP).

J'ai juste besoin d'une traduction Verilog pour bloquer, dont j'ai besoin des fonctionnalités supplémentaires.

Ai-je besoin d'une licence ou est-il libre d'usage personnel?

Comment puis-je faire de ce Verilog pour bloquer la traduction, étape par étape?

Devrais-je être en ligne ou hors ligne lors de l'installation est ok aussi?

merci

 
U pouvez utiliser Xilinx ISE c'est d'avoir une option de créer le symbole

 
sur ce que je sais, de nombreux outils de CAO peuvent faire, comme Synplify et Debussy, voire dc_analyzer!

 

Welcome to EDABoard.com

Sponsor

Back
Top