PCI Express

[gold_kiss]

Salut tous,

Y at-il un forum de discussion liés PCI Express?Toute personne en développement PCI Express motifs liés?

Merci,
Gold_kiss

 

[heartfree]

Notre entreprise a lancé une puce graphique, qui est l'interface PCI Express.
Il semblerait que PCIE peut fournir un débit très haut débit, même si son temps de latence important comparant DDR interface.

 

[gold_kiss]

Salut tous,
Quelqu'un a des design de référence sur PCI racine complexe Express / points d'extrémité / ponts / commutateurs?

S'il vous plaît laissez-moi savoir, je suis en développement PCI-Express système.

Merci,
Gold_kiss

 

[haosg]

Altera ont annoncer un FPGA avec un contrôleur PCIe,
Il est co-opérer avec PLDA, mais pas de conception de référence ouvert

 

[ram]

Denali fournit l'IP de vérification pour le PCI-Express.Celui-ci est arrivée à maturité de propriété intellectuelle.vous pouvez l'utiliser

 

[andrewcbl]

Denali ne semble pas avoir un bon service pour une entreprise de démarrage.nSys fait beaucoup mieux.Ajouté après 11 minutes:S'il vous plaît de recherche pour Intel 41210 PCI Bridge Express, il est facile d'obtenir tous les documents

 

[spktu]

Est-il possible d'atteindre le maximum de débit PCI Express x1 de 256x2 = 512 Mo / s en utilisant pont PCI Express?
Je veux dire: Les données et sortir à la fin du PCI bridge PCI Express est à 256 Mo / s?
Et peuvent les données arrivant en fin de PCI bridge PCI Express est à 256 Mo / s?

32/33 ou le goulot d'étranglement PCI sera encore réduite à 133Mo / s?

Si oui, quelle est alors l'idée de pont PCI Express dans le sens d'une plus grande bande passante / débit pour le dos de gamme des dispositifs?

 

[Tran]

Chers tous,
J'ai besoin de manuel d'utilisation de Denali modèle pureSpec de PCIe.
Donc si vous avez manuel d'utilisation de Denali modèle pureSpec,
S'il vous plaît télécharger ce guide utilisateur.
Thank you very much for your help.
Tran.

 

[wilbert_hj]

Voir la solution de Xilinx, plz.