A
asdfjkl99
Guest
J'ai conçu un CPPLL avec le SMIC 018um, la sortie, il est de 480MHz.J'ai utilisé l'anneau oscillateur pour le VCO.Quand le post-layout simulation du VCO,
j'ai trouvé le résultat de celui-ci est très différent du résultat de la pré-layout simulation.comme par exemple lorsque l'entrée du VCO est 1.3v, la fréquence de sortie est de 300 millions de post-500M tout sim-sim dans le pré.Est-ce OK?
j'ai trouvé le résultat de celui-ci est très différent du résultat de la pré-layout simulation.comme par exemple lorsque l'entrée du VCO est 1.3v, la fréquence de sortie est de 300 millions de post-500M tout sim-sim dans le pré.Est-ce OK?