Pourquoi contrainte délai n'est pas d'entrer en vigueur en P & R à ISE

[wkong_zhu]

J'ai défini un filet de "a" comme 12ns période dans le fichier UCF, ce «filet» n'est pas une horloge net provenant directement d'une horloge ou PAD DCM, mais une sortie de multiplexer plusieurs options d'horloge, comme DCM sortie d'horloge; clk PAD; horloge divisée entre sa sortie et DCM, etc
Je insérer un bufg avant le net "a", et la déclarer comme un TNM_NET.
Parce que j'ai active les fonctions de commutation de fréquence dans mon dessein.J'ai besoin de cette horloge de sortie de commutation.Après endroit et l'itinéraire, le P & R rapport de dire que le net dispose de 953 fanout, et 0,52 biais d'horloge, mais le moment est nécessaire N / A, et le moment actuel est, également, N / A.Je suis assez confus à ce sujet.Pourquoi Xilinx ne recgonize ce filet d'horloge.
Certains m'aider?Merci.

 

[Matrix_YL]

Citation:

mais une sortie de multiplexer plusieurs options d'horloge, comme DCM sortie d'horloge; PAD clk; horloge divisée entre sa sortie et DCM, etc