Pourquoi la grande différence entre DC et Synplify?

M

mic_huhu

Guest
Salut, tous les

Je suis troublé par ceci: quand je la synthèse d'un module avec Synplify, il n'ya pas violations.however temps, quelque chose se passe en courant continu, il rapporte un certain chemin doit période de trois heures.pourquoi?

merci.

Johnny

 
Je pense que la raison en est Synplify ne optimisation logique, indépendamment de
contraintes de temps.Où, comme outil d'optimisation Synopsis calendrier ne conduit.
Il ne fait pas l'optimisation si la rencontre RTL timings.Donc, je pense que vous devez vérifier
ur pour le moment exactitude des contraintes.
Autre chose que vous pouvez faire est de comparer la netlists!Cette mai de vous donner quelques
idée de ce qui se passe.

 
Sometime synthétisé mon retour, je RTL avec Synplify ASIC et conception du compilateur ...Synplify satisfait aisément les contraintes tming ..mais DC vient de rencontrer les contraintes que j'ai donné ..Je me demandais pourquoi un outil comme verstaile DC se démène pour répondre de chronométrage en Synplify facilement satisfait ....... calendrier

Mais quand je vérifier la zone Synplify zone était environ 2,5 fois la zone DC ..rgds
Dernière édition par eda_wiz le 02 Avr 2006 12:02, édité 1 fois au total

 
Merci.

Cependant, je suis troublé par le rapport DC sur certains chemins que deux ou et et la porte.Le chemin d'accès doit trois horloge?(le chemin est un signal de commande à un registre, je pense qu'il est faux).Je ne sais pas ce qui est arrivé?

Johnny

 
Si votre code RTL est ok,
exception calendrier à définir le chemin dans vos contraintes.

 
il doit y avoir quelque chose qui cloche dans le code ur ou DC réglage.

 
Je ressens ces choses sont en général le code à charge.Cependant le fait est que chaque outil a son propre algorithme d'optimisation.ces alogorithms sont sensibles aux contraintes que vous fournissez.Même si vous prenez, il limite par défaut dans les outils .. ces constrints très partir de l'outil à outil.Le temps pris par l'outil pour optimiser est directement proportionnelle à aucune des contraintes ...

 
différents logiciels a des idées différentes!
dans mon opnion, DC, est beaucoup plus forte que Synplify
donc vous devriez prendre DC en tant que norme

 

Welcome to EDABoard.com

Sponsor

Back
Top