Pourquoi l'horloge inclinaison plus quand DCM utilisation plutôt que pas de DCM?

[gauz]

Salut, tous les
Il existe plusieurs dans mon horloge design, voici deux cas de comparaison:
1, entrée une seule horloge, «clk_in, et toutes les autres horloges sont dérivées de cette horloge d'entrée par RDR, précise que la période d'horloge d'entrée, le rapport de conception HOLD violation temps.
2, toutes les horloges d'entrée de l'extérieur, et aucune DCM est utilisé, préciser la totalité de la période d'horloge d'entrée, respectivement, et le résultat ne signale aucune violations moment.
Après comparé les rapports calendrier des deux cas, j'ai trouvé le biais d'horloge dans le premier cas est beaucoup plus grand, puis le second cas, quel est le problème?comment dois-je régler les contraintes dans le premier cas?

Merci

 

[banjo]

Je dirais en regardant les deux conceptions de voir ce genre de ressources d'horloge ont été assignés à chacun.Il est possible que l'affaire n ° 2 est en utilisant un tampon d'horloge mondiale et l'affaire n ° 1 est en utilisant un tampon de l'horloge locale.

Jusqu'à ce que vous obtenez la sortie DCM sur une ligne d'horloge à faible inclinaison en utilisant un tampon d'horloge mondiale, vous verrez biais d'horloge.Lorsque vous utilisez un DCM, j'ai eu à instancier explicitement le tampon de l'horloge mondiale.Vous pouvez le faire dans les HDL en appelant les primitives Xilinx.

---- Steve

PS Ouvrez les dessins avec FPGA Editor et mettre en évidence l'horloge de routage.lignes d'horloge mondiale avec inclinaison faible sont acheminées au centre de la puce.

 

[gauz]

Merci pour votre réponse.
Je ne l'horloge de sortie tamponnée par DCM primitive »BUFG.Je vais jeter un oeil à l'éditeur de FPGA demain.