Slow Simulation - Simulation state count lente

D

Digital-L0gik

Guest
Salut,

J'exécute une simulation RTL d'un automate d'état dans NCSim et sa prend beaucoup de temps à compléter.La machine d'état implémente vastes comptoirs pour des temps de retard important.Cependant, la simulation se passe très lentement.J'ai outputted le comte de de Sims en utilisant des requêtes d'affichage de débogage.Au début, les incréments compter assez vite, cependant, avec le temps se ralentit.Est-ce que quelqu'un sait pourquoi et comment je peux peut-être accélérer les choses?
Last edited by Digital-L0gik le 16 Fev 2009 23:13, édité 1 fois au total

 
Tournez sur le profilage ( profil), qui écrira dans un fichier texte indiquant quelle ligne (s) du simulateur est passer le plus clair de son temps.

 
Je sais où qu'il soit lent parce que ma sortie de débogage en utilisant des requêtes d'affichage montre l'état de mon compte avec chaque cycle.Il devient progressivement plus lent.Alors pourquoi serait quelque chose comme être à l'origine d'un tel grand ralentir?
Code:always_ff @ (posedge clk)

commencer

if (rst == 1'b1) count <= '0;

autre

if (done == 1'b0 & & state == count)

commencer

count <= count 1'b1;

display $ ( "Count:% b:", count);

fin

finalways_comb

done = (count == 16'b 1111_1111_1111_1111? 1'b1, 1'b0);
 
En fait, la vitesse de simulation est lié à la PLI et le commandement d'affichage!

 
Salut,

Digital-L0gik a écrit:Merci pour la dude profil Astuce Il a travaillé hahahaha.
Il pointait à l'affirmation de SV, j'ai écrit que, apparemment, les porcs mémoire dans le temps!
 
Salut Ajeetha,

De votre réponse, j'ai une question pour vous.Sur la base de votre vaste expérience pouvez-vous s'il vous plaît dites-moi combien de mémoire (la vitesse d'exécution) les assertions (SVA) va prendre?Je veux dire combien les frais généraux seront sur le temps de simulation en raison de SVA?

Je tiens également à connaître du point de vue des performances que si je mets en œuvre le mécanisme de contrôle de protocole avec Verilog code v / s SVA.Quelle est la meilleure en termes de vitesse de la simulation?

Pl.essayez de répondre à toutes les questions ...

Merci à l'avance ...

 
Quote:affirmer la propriété (@ (refclk posedge) 1'b1 # # [0: $] (état == RUN)) $ display ( "Pass");

|

NCSim: * W, RUNAWY (. / sequencer.sv, 193 | 5): nombre inhabituellement élevé de tentatives en cours.

affirmer la propriété (@ (refclk posedge) 1'b1 # # [0: $] (état == RUN)) $ display ( "Pass");

|

NCSim: * W, MEMHOG (. / sequencer.sv, 193 | 5): nécessite l'augmentation de la mémoire au fil du temps.

 

Welcome to EDABoard.com

Sponsor

Back
Top