A
Arnold
Guest
Verilog système est juste un rêve, à ce stade.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
M
manaman
Guest
wicho a écrit:
Nous avons adopté pour Specman outil de vérification.Et il a trouvé quelques bugs qui n'ont pas pu trouver sur la simulation logique et de test de la carte FPGA.Toutefois, il est si difficile ..J'espère que l'utilisateur Specman va changer une bonne information dans ce forum ...
Nous avons adopté pour Specman outil de vérification.Et il a trouvé quelques bugs qui n'ont pas pu trouver sur la simulation logique et de test de la carte FPGA.Toutefois, il est si difficile ..J'espère que l'utilisateur Specman va changer une bonne information dans ce forum ...
S
sarath51
Guest
Le bon et puissant disposent d'une simulation ou à Particulièrement le cas de test peut simuler avec des semences de rand, qui est utilisé lors de exdcuting l'essai.Dans un u de régression peut écrire une boucle d'un test particulier pendant 5 - 10 fois avec des graines aléatoires différentes et il produit des valeurs aléatoires différentes pour le dépôt et quelques fois u peut détecter certaines erreurs coin.Vera a également randmization mais pas assez puissant pour que Specman
K
Kulprashant
Guest
Salut,
vous pouvez utiliser SystemC et PSL / sucre pour la vérification soc.
en ce qui concerne,
Kul.
vous pouvez utiliser SystemC et PSL / sucre pour la vérification soc.
en ce qui concerne,
Kul.
W
wkong_zhu
Guest
C système est prometteur.
Mais le plan de vérification est plus important que la langue que vous utilisez.
J'utilise Verilog et C et Python.
à l'avenir, je vais choisir le système C
Mais le plan de vérification est plus important que la langue que vous utilisez.
J'utilise Verilog et C et Python.
à l'avenir, je vais choisir le système C
A
Arnold
Guest
J'utilise aussi Verilog / python / PSL pour le moment.L'avenir n'est pas clair.J'espère Specman peut être le gagnant.
J
JesseKing
Guest
bigyellow a écrit:
Je pense que SystemVerilog et 200X VHDL sera l'avenir.
Je pense que SystemVerilog et 200X VHDL sera l'avenir.
F
football
Guest
Je pense que Verilog système est l'outil le plus utile à l'avenir.Nowday, le système de C et C / C est utilisé.
P
pouvoir TWQ
Guest
La simulation de langue plus populaire est Verilog et pur C.zhanch a écrit:
Salut, les garsQuel est le système le plus populaire de simulation niveau et la langue de vérification pour la conception industrielle de systèmes sur puce?
Verilog SystemC, C pure ou du système.Merci beaucoup,
Salut, les garsQuel est le système le plus populaire de simulation niveau et la langue de vérification pour la conception industrielle de systèmes sur puce?
Verilog SystemC, C pure ou du système.Merci beaucoup,
E
eeeraghu
Guest
il pourrait être le système de climatisation, de la meilleure simulation Lang pour une vérification SOC peut-être du système C, mais ne ce que quelqu'un a des bonnes raisons pour quelques appuyant la déclaration ci-dessus?Je crois qu'il est caractéristique de base à savoir la modélisation niveau de la transaction pourrait être utilisé.