P
proacmi2k
Guest
J'ai besoin de vous connecter XC3S400 Spartan (3.3) pour Tern 5E micro-contrôleur (5V)
mon modèle a trois composantes principales.
1.FPGA (3.3V)
2.FIFO externe (3.3V)
4.Tern 5E microcontrôleur (5V)
le FPGA génère continuoesly certaines données et l'envoyer à l'extérieur FIFO (3.3V).
les signaux d'état FIFO sont acheminés par le FPGA pour le contrôleur 5E micro.
le contrôleur 5E micro sur la base du signal d'état (de drapeau), génère des cycles d'horloge pour récupérer les données de la FIFO.
la 5e envoyer le CLCK Lisez le FPGA pour le FIFO.
la 5E les données générales de bus et du bus d'adresse sont lus par le FPGA.
FPGA utilise le bus d'adresse de 5E pour décoder et sélectionner des dispositifs particuliers.
la 5e bus de données est bidirectionnel vers le FPGA.quelques fois les données mises 5E et quelques fois FPGA placer des données (la sortie de FIFO par l'intermédiaire du FPGA à 5E).
C'est le système.
donc j'ai besoin d'interface FPGA 3,3 ioz pour le 5V ioz de 5E ..
à la fois comme des intrants et des extrants.
Je suis passé par l'ensemble des postes sur cette question.
Je viens d'apprendre que les intrants FPGA peut être faite 5V tolerent si juste résistances sont requis.
mais depuis 3.3V VIH / VOL niveaux sont inappropriées pour 5V, il doit donc y être
ICS certains traducteurs de se connecter à des produits FPGA à 5E.
J'ai rencontré beaucoup de solutions,
1.Partant de la maxime Translators ICS
2.Utilisation de traducteurs PERICOM niveau de tension.so
après tout ce détails, j'ai une question simple ou mieux, la demande est que,
aimablement de votre expérience, simple me suggérer un circuit #, son fabricant,
(Preferrebly celui disponible à partir de Digikey), thats beaucoup plus fiables et pratiquement utilisé, ou What U suggérer.merci ..
plz apportent aussi une réponse directe à project_acmi (at) yahoo.com
mon modèle a trois composantes principales.
1.FPGA (3.3V)
2.FIFO externe (3.3V)
4.Tern 5E microcontrôleur (5V)
le FPGA génère continuoesly certaines données et l'envoyer à l'extérieur FIFO (3.3V).
les signaux d'état FIFO sont acheminés par le FPGA pour le contrôleur 5E micro.
le contrôleur 5E micro sur la base du signal d'état (de drapeau), génère des cycles d'horloge pour récupérer les données de la FIFO.
la 5e envoyer le CLCK Lisez le FPGA pour le FIFO.
la 5E les données générales de bus et du bus d'adresse sont lus par le FPGA.
FPGA utilise le bus d'adresse de 5E pour décoder et sélectionner des dispositifs particuliers.
la 5e bus de données est bidirectionnel vers le FPGA.quelques fois les données mises 5E et quelques fois FPGA placer des données (la sortie de FIFO par l'intermédiaire du FPGA à 5E).
C'est le système.
donc j'ai besoin d'interface FPGA 3,3 ioz pour le 5V ioz de 5E ..
à la fois comme des intrants et des extrants.
Je suis passé par l'ensemble des postes sur cette question.
Je viens d'apprendre que les intrants FPGA peut être faite 5V tolerent si juste résistances sont requis.
mais depuis 3.3V VIH / VOL niveaux sont inappropriées pour 5V, il doit donc y être
ICS certains traducteurs de se connecter à des produits FPGA à 5E.
J'ai rencontré beaucoup de solutions,
1.Partant de la maxime Translators ICS
2.Utilisation de traducteurs PERICOM niveau de tension.so
après tout ce détails, j'ai une question simple ou mieux, la demande est que,aimablement de votre expérience, simple me suggérer un circuit #, son fabricant,
(Preferrebly celui disponible à partir de Digikey), thats beaucoup plus fiables et pratiquement utilisé, ou What U suggérer.merci ..
plz apportent aussi une réponse directe à project_acmi (at) yahoo.com