synthèse avec translateurs de niveau

[stsiligg]

Je suis en train d'essayer de faire la synthèse (avec Synopsys) un bloc avec 3sublocks qui travaillent en tension différente.De cource entre ces blocs doivent être ajoutés translateurs de niveau.Est-ce qu'il ya quelqu'un pour savoir comment définir les translateurs de niveau dans le script?

Merci d'avance ......

 

[BAR]

J'ai souvent trouvé plus facile d'instancier les translateurs de niveau dans le RTL.

 

[sam536]

Oui.explication de synthèse ci-dessous avec wrto DC.

DC reconnaît le design est la conception multitension et utilise les capacités multitension ci-dessous si l'une des trois conditions sont réunies.
1) par exemple en fonction OC spécifié.
2) Le mv_mode-avec-t dc_shell
3) Les sous-ensembles de la cible lib

cellules de décalage de niveau sont nécessaires pour relier les broches de charge d'entraînement et fonctionnant à des tensions différentes dans les domaines de puissance.Ces cellules sont modélisés comme tampon ou de cellules simples avec cette broche.Habituellement, nous préférons utiliser permettre translateurs de niveau type lorsque les domaines puissance de desin doit être sous tension et hors tension de manière indépendante.
can be inserted by running complie(compil_ultra) or insert_level_shifters command.

Type de décalage de niveau de tampon
peut être inséré en exécutant complie (compil_ultra) ou la commande insert_level_shifters.insert_level_shifters -preserve nets -all_clock_nets library_cell_name -clock_net clock_name -verbose

Commande:
insert_level_shifters-preserve-filets all_clock_nets-clock_net clock_name library_cell_name-verbose

vérifier les pages de manuel si nécessaire.
can be inserted by running complie(compil_ultra) or insert_isolation_cell command.

Activer translateurs de niveau de type
peut être inséré en exécutant complie (compil_ultra) ou la commande insert_isolation_cell.insert_isolation_cell -object_list nets -reference library_cell_name -enable port|pin|net -force

Commande:
insert_isolation_cell-object_list filets de référence library_cell_name-enable | Port Pin | net-force

Après avoir inséré le décalage de niveau, vérifier la façon dont la conception translateurs de niveau sont insérés à l'aide commande ci-dessous.
check_level_shifters-verbose

J'espère que ça vous a ...

Cordialement,
Sam