Timing Constraints

C

carotte

Guest
Salut,

Supposons que des contraintes temporelles ne sont pas respectées dans la conception, Quels sont les autres options?(soit dans la synthèse ou le domaine physique)

 
Salut,
Il est toujours préférable d'aller d'abord à travers le RTL et apporter les changements nécessaires.

 
Si le calendrier n'est pas respecté PT pouvez dumper les nouvelles contraintes qui peuvent être utilisés dans les CC à synthétiser aggresively de nouveau pour répondre aux cas timing.In nous échouons là aussi nous devons faire des changements dans le RTL.

Les marges temporelles Befor entrer dans le domaine physique elle-même nous faisons un ESP (Early Silicon Performance) et définis comme nous savons le moment à se dégrader car nous procédons à la date flow.If n'est pas remplie dans le domaine physique, nous essayons itérativement en utilisant diverses techniques pour répondre aux timing.

 
1.vérifier les contraintes temporelles
2.réduire certains d'optimisation ou de modifier certaines contraintes.
3.réduire le CLK, si son permis
4.enfin Changer le RTL.

 

Welcome to EDABoard.com

Sponsor

Back
Top