N
nick0318
Guest
VHDL est fortement typé et de meilleure qualité pour l'apprentissage / enseignement strict / méthodes standard.Verilog est mieux pour le piratage ensemble quelque chose de rapide et erros obtenir pendant les heures de simulation.