S
saphir
Guest
Salut les gars,
Je suis la conception d'un VCO LC CMOS à 5 GHz.Le VCO est alimenté par 1,8.Et je biaisé la tension de grille du transistor courant de queue directement en utilisant un bloc d'alimentation (1.1V dire).Lorsque la puce de revenir, la mesure montre qu'il peut osciller à la fréquence droit, mais les performances de bruit de phase est assez pauvre.Le décalage 1MHz a un PN de -70dBc/Hz, tandis que la simulation donne presque -130dBc/Hz.Je suppose que c'est un problème avec la polarisation.Ensuite, j'ai re-simulé le VCO de nouveau en ADS avec une V_Noise componenet 1uV en série avec chaque alimentations, et il montre une PN rendement de l'ordre de 1MHz -70dBc/Hz.Je veux savoir comment le VCO est polarisation ususally?Ai-je besoin pour construire un réseau de polarisation et en utilisant la structure de miroir de courant?Yat-il un lien utile pour un examen rapide?Merci beaucoup d'avance!
Ed
Je suis la conception d'un VCO LC CMOS à 5 GHz.Le VCO est alimenté par 1,8.Et je biaisé la tension de grille du transistor courant de queue directement en utilisant un bloc d'alimentation (1.1V dire).Lorsque la puce de revenir, la mesure montre qu'il peut osciller à la fréquence droit, mais les performances de bruit de phase est assez pauvre.Le décalage 1MHz a un PN de -70dBc/Hz, tandis que la simulation donne presque -130dBc/Hz.Je suppose que c'est un problème avec la polarisation.Ensuite, j'ai re-simulé le VCO de nouveau en ADS avec une V_Noise componenet 1uV en série avec chaque alimentations, et il montre une PN rendement de l'ordre de 1MHz -70dBc/Hz.Je veux savoir comment le VCO est polarisation ususally?Ai-je besoin pour construire un réseau de polarisation et en utilisant la structure de miroir de courant?Yat-il un lien utile pour un examen rapide?Merci beaucoup d'avance!
Ed