question de base sur capacitotrs de Spectre

[steadymind]

500MSPS est le taux d'échantillonnage élevé et que vous pouvez probablement utiliser le temps entrelacés architecture du CAD pour donner ur dac redistribution des charges de plus de temps à régler. ce specs sont u ciblage?

 

[Ravinder487]

Je suis gêné que sur la vitesse du CAD. Peut u s'il vous plaît me donner quelques bons articles sur des architectures CAD entrelacés. Quand j'ai cherché sur le net pour CAD architectures J'ai constaté que certains d'entre eux ont DNL et l'INL environ 3pour 4LSB.Won t 'il y avoir aucun problème à l'aide que le CAD dans un ADC?

 

[Ravinder487]

Salut à tous, j'ai utilisé la technique d'échantillonnage plaque de fond dans ce circuit. [Url = http://images.elektroda.net/96_1297770660.png]

[/url] Même en utilisant ce circuit, je me fais du signal glitch charge dans mon output.I ne sais pas comment ajouter commutateur fictif pour ce switch.If toute une bootstrap ont quelque part plz idées avec moi. une autre question fondamentale est de savoir si je augmenter le temps de montée (également le temps de descente) du signal de commande par deux fois pourquoi ne pas l'amplitude de pépin de réduire par 2 fois?

 

[erikl]

... si j'augmente le temps de montée (également le temps de descente) du signal de commande par deux fois pourquoi ne pas l'amplitude de pépin de réduire par 2 fois?

Parce que l'amplitude dépend de pépin sur le C-ratio. Les valeurs C ne changent pas en changeant la vitesse de balayage.

 

[Ravinder487]

mais il me semble que c'est quelque chose de similaire à celle de l'inverseur où le chevauchement des couples capacité certaine quantité d'entrée à output.And à diminuer glitch nous augmentons vitesse de balayage de signal à gate.Here pointe également du glitch ne réduit pas à la moitié si nous augmentons tué par deux fois.

 

[checkmate]

Dans un onduleur, il ya toujours un chemin de faible impédance de procéder à de tels frais couplés (c'est à dire soit par le NMOS ou PMOS ou les deux), de sorte que tout couplage transitoire sera moins évident lorsque les taux sont réduits de balayage. Ici, il n'ya pas de chemin de faible impédance. Tous les frais seront couplés simplement rester là, que ce soit un accouplement rapide ou lente d'attelage, jusqu'à ce qu'il s'en échappe lentement loin dans le substrat. C'est pourquoi la valeur de capacité dans le chapeau sous tension est toujours limitée à l'extrémité inférieure de 1. Correspondants 2. Parasites

 

[Ravinder487]

@ Mat: Même avec plaque de fond d'échantillonnage Je reçois glitch signal dépendant de la façon de venir sur ce sujet!. Et même la taille du transistor mannequin effectuer montant de glitch par quelques dizaines de volts.Should la taille du transistor mannequin toujours la moitié de la taille de l'interrupteur principal toujours? [COLOR = "Silver"] [SIZE = 1 ]---- ------ Message ajouté à 16h59 ---------- Le post précédent a été à 16:54 ----------[/SIZE] [] / couleur dans le circuit illustré ci-dessous le GBW d'ampli op détermine le taux maximal de prélèvement du CAD?

 

[checkmate]

@ mat: Même avec plaque de fond d'échantillonnage Je reçois glitch signal dépendant de la façon de venir sur ce sujet!. Et même la taille du transistor mannequin effectuer montant de glitch par quelques dizaines de volts.Should la taille du transistor mannequin toujours la moitié de la taille de l'interrupteur principal toujours?

Plaque de fond des échantillons que toutes les forces (ou au moins la majorité ) d'injection de charge vers le même nœud de l'interrupteur, qui peut être annulé par la suite via des circuits hors différentiel. Il ne réduit pas les «pépins». En outre, il ne gère pas l'autre non-idéalités. commutateurs Dummy réduit traversée d'horloge, mais le degré de réduction est totalement non-fiable. La règle de la demi-dimensionnement fait l'hypothèse que les deux extrémités de l'interrupteur voit la même impédance, et donc les frais de traversée sont répartis équitablement sur les deux extrémités. De façon réaliste, comment possible ce que c'est? Enfin, si vous êtes encore utilisant des amorces 5 ss, votre seule option est de réduire les parasites soit, ou augmenter votre limite.

Dans le circuit illustré ci-dessous le GBW d'ampli op détermine le taux maximal de prélèvement du CAD?

Le taux d'échantillonnage maximum est largement déterminée par le temps de stabilisation de l'ampli op.

 

[Ravinder487]

de sorte que tout couplage transitoire sera moins évident , lorsque les taux sont réduits de balayage.

Can u plz expliquer pourquoi il est si!

 

[Ravinder487]

Enfin, si vous êtes encore utilisant des amorces 5 ss, votre seule option est de réduire les parasites soit, ou augmenter votre limite de

J'ai changé ma capacité à 20FF mais commutateur bootstrap n'est pas suivi d'entrée signal.And si la taille du transistor bootstrap est augmentée de manière à entraîner le condensateur il est issu dans les grandes pépins à la plaque supérieure du condensateur.

 

[steadymind]

augmentation ur bootstrap augmente la taille du transistor ur casquettes parasites, et donc cela cause une bonne partie de redistribution des charges avec votre casquette d'échantillonnage. Si votre plafond d'échantillonnage est élevé par rapport à la PAC parasite alors l'effet sera moindre. si u sont coller à la conception puis boucher ur taille fondé sur l'appariement / parasites plutôt que du bruit.

J'ai changé ma capacité à 20FF mais commutateur bootstrap n'est pas suivi du signal d'entrée

- votre isnt interrupteur est bien conçu ...

 

[checkmate]

J'ai changé ma capacité à 20FF mais commutateur bootstrap n'est pas suivi d'entrée signal.And si la taille du transistor bootstrap est augmentée de manière à entraîner le condensateur il est issu dans les grandes pépins à la plaque supérieure du condensateur.

Ensuite, avez-vous pensé que vous ciblez un taux d'échantillonnage qui est si élevé que cela n'est pas réalisable par votre processus?

 

[Ravinder487]

votre isnt interrupteur bien conçus ...

Switch j'ai utilisé a été fixé plus tôt, si vous avez une expérience avec le circuit peut vous s'il vous plaît expliquer la façon d'améliorer ce circuit, parce que pour 5 ss capacité il fonctionne très bien

 

[Ravinder487]

@ mat: Si j'utilise ce ciruit je vais obtenir une sortie différentielle (Vout +, vout-) mais je pense que je peux communiquer un seul de ses terminaux à capacitor.So comment puis-je gérer avec ces résultats? Ai-je besoin d'utiliser différentiel à seule fin OTA? Puis-je utiliser ce cicuit ..?

S'il vous plaît répondez à mes messages ....

 

[leo_o2]

Ajout transistor mannequin aide à réduire l'injection de charge et de l'horloge feed-thru. Comme le résultat, le pépin seront supprimés.

J'ai changé ma capacité à 20FF mais commutateur bootstrap n'est pas suivi d'entrée signal.And si la taille du transistor bootstrap est augmentée de manière à entraîner le condensateur il est issu dans les grandes pépins à la plaque supérieure du condensateur.

 

[Ravinder487]

Ajout transistor mannequin aide à réduire l'injection de charge et de l'horloge feed-thru. Comme le résultat, le pépin seront supprimés.

Mais transistor mannequin devraient être nourris avec signal de commande inversé, comment puis-je générer un signal inversé que le commutateur d'amorçage est contrôlé par un complexe COLOR = circuitary ....[ " Silver "] [SIZE = 1 ]---------- Message ajouté à 15h56 ---------- Le post précédent a été, à 14:48 --------- - [/SIZE] [/COLOR]

Plaque de fond des échantillons que toutes les forces (ou au moins la majorité) d'injection de charge vers le même nœud de l'interrupteur, qui peut être annulé par la suite via des circuits hors différentiel. Il ne réduit pas les «pépins». En outre, il ne gère pas l'autre non-idéalités

@ mat:. Dans le document que vous avez suggéré, il est dit que nous n'aurons que l'injection de charges fixes et d'alimentation fixés à travers, mais je m obtenir une injection de charge dépendant du signal. [Url = http://images.elektroda.net/50_1298024789.png]

[/url]

 

[checkmate]

C'est parce que vous avez tout à fait méconnu que votre problème a une composante parasitaire, qui je pense est un facteur majeur d'un bouchon 5 ss, et non pas seulement l'injection de charge et de traversée de l'horloge. Vous devriez vraiment essayer d'évaluer les architectures de rechange, ou essayez une sorte d'architecture entrelacée à faire baisser votre taux d'échantillonnage.

 

[Ravinder487]

Quelle est la valeur de la capacité que vous pensez est-elle appropriée? une autre question est de savoir si il en résulte que l'injection de charges fixes et traversée horloge fixe ne peut pas nous pensons de son erreur que l'offset et l'enlever avec un décalage de niveau plutôt en utilisant un ampli op différentiel?

ce que l'architecture entrelacés dire utilisant deux CAN parallèle?

 

[steadymind]

1. vous pouvez utiliser le circuit amplificateur représenté dans notre poste tant qu'il fournit u nécessaire de gain et de bande passante 2. essayez quelques interrupteur (porte de transmission de base et bootstapped) avec des valeurs différentes bouchon (5f, 20f, 100f, 200f) - u se trouve le pépin de réduire, dans u augmenter le plafond. factices sont utiles dans la réduction de l'alimentation par le biais d'horloge et dans une certaine mesure l'injection de charge. bootstrap, il faudra des tensions qui vont au-vous normal vdd - si la fiabilité sera un problème. 3. entrelacés ADC moyenne parallèle architecure CAN. (Ex) u peut avoir 2 CAN de travail à 250msps et mux il entrées et les sorties. 4. u aura toujours une erreur d'échantillonnage des entrées au tant que cette erreur n'est pas dépendant du signal, alors u peut les considérer à compenser (erreurs dc) si la structure différentielle u utiliser l'erreur est supposé être le même et sera rejetée par l'ampli op en raison de sa CMRR.

 

[Ravinder487]

Merci à tous, j'ai changé le condensateur de 10pF, l'injection de charge maintenant ci-dessous est 20mV.But mon échantillon et circuit de maintien prend environ 600ps pour suivre la tension d'entrée, quelqu'un peut-il me suggérer quelques exemples de la grande vitesse et maintenez-circuits qui n'ont pas opamps dans eux.